前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的電路設計思想主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：電路設計思想范文

【關鍵詞】電氣控制系統;自動化;設計思想;設計思路

一、電氣控制系統的規范化設計和系統功能設計

1、電氣系統設計過程中可以利用最流行的工業標準軟件，主要包括Unix操作系統、X窗口人機接口、TCP/IP網絡通訊規約等。通過對此類軟件進行規范化設計，可以促使電氣控制系統實現自動化管理，更好地滿足開放系統發展的需要。開放系統設計過程中通常需要對可攜性軟件進行綜合分析，從而能夠滿足硬件技術和軟件技術的具體要求。保證整個電氣控制系統具有很高的兼容性。

2、系統功能設計。電氣系統在自動化控制設計過程中，需要根據電氣控制和單機組的運行特點進行綜合分析，從而能夠把發動機和變壓器組的電氣系統控制在一個合理的范圍內，最終能鞏固納入ECS監控范圍內。發動機和變壓器組出口需要220kV/500kV斷路器，從而能夠對隔離開關進行有效性控制，最終能夠對軟件進行科學化操作。通過廠高變保護、發變組保護、勵磁變壓器保護控制達到自動控制的根本目標。

二、電氣控制系統自動化的設計思想

完整電氣自動系統需要綜合考慮其系統功能，對各種控制單元進行保護，建立完整的緊急

手動操作系統，擁有完善跳、合閘手段，能夠對電氣系統進行監視、控制、報警、測量，此類工作可以通過完整的系統設計利用計算機監控系統完成。

從分布式角度看，電氣控制系統設計過程中需要按照模塊化的思想，按照分布式開放結構設計策略，各個控制保護功能能夠均勻分布在開關柜上，并且能夠盡量完成開關的控制保護功能，同時有效控制保護單元。電氣系統設計過程中需要把所有的保護、控制、測量、報警等信號均勻的分布在單元模塊內，從而能夠按照數據信號通信的要求進行工作，通過光纖總線進行主要控制，提高系統監控性能，為自動化控制奠定重要的基礎。電氣系統自動化設計過程中需要建立完善的報警系統，同時保證各個單元模塊之間相互不影響，協調工作。

從集中式自動控制設計角度看，需要建立集中立柜結構，各個控制模塊都要集中在專用柜中，對系統進行集中控制和保護，最終能夠完成保護、測量、控制、報警等信號采集功能，保證電氣系統能夠在保護柜內進行數據處理。電氣控制系統自動化設計過程中通過主控總線監控，最終能夠把信號傳輸到監控計算機，從而能夠保證傳輸信號的集中控制。電氣控制系統自動化設計過程中能夠體現簡單可靠的基本原理，采用多功能繼電器代替傳統繼電器，可以簡化二次接線。電氣系統分布式設計過程中需要在主控室和開關柜之間接線，從而能夠按照集中式接線設計，對開關柜與主控制之間綜合控制，達到協調通信的最終目標。通過自動控制系統可以把開關柜內接線系統進行有效控制，從而能夠達到設計簡單化的根本目標。

電氣控制系統設計過程中需要突出可擴展性的特點，電氣控制系統設計過程中用戶數量會越來越多，因此系統規劃過程中主要考慮系統的擴展性特點，對系統進行綜合性設計，保證電氣系統控制更加有效，從而能夠滿足功能擴充的總體需要。兼容性問題一直是電氣控制系統面臨的一個重要問題，通過對其兼容性進行分析，可以保證用戶的規模和功能的擴展，通過對串行通信接口進行標準化設計，從而能夠設計出合理的I/O接口，按照用戶自己的需要靈活配置，保證系統軟件能夠更科學合理地運行。

三.電氣控制系統自動化的設計思路

1、電氣控制系統自動化設計現場總線監控設計。現場總線、以太網等計算機網絡技術已經運用到電氣控制系統，對電氣系統自動化水平提高產生了重要的作用。電氣總線監控系統在系統設計過程中更具有針對性，因此在不同的間隔時間范圍內可以采取不同的功能，所以系統設計過程中可以按照時間間隔模式進行綜合設計。此種方式除了具有遠程監控的功能外，還可以對系統進行設備隔離，提高系統整體自動化程度，對電氣系統整體技術提升具有十分重要的意義。電氣設備設計過程中需要對I/O卡件、端子柜、隔離設備、模擬量變送器等進行分析，智能設備設計過程中需要按照就地安裝的基本原則，通過監控系統進行綜合通信連接，從而能夠節省大量的控制時間，整個系統設計過程中節約了很多投資，同時系統的整體維護量也下降了，從而節約了系統的成本。電氣監控自動化系統設計過程中需要保證各個監控設備功能相對獨立，設備之間通過網絡相互連接，達到網絡組態靈活的特點，整個系統的可靠性有了很大的提高，系統設計過程中如果某一個裝置故障會影響系統的元件，但不會使整個系統癱瘓，因此現場總線監控方式已經成為電氣監控系統未來發展的方向。電氣控制系統自動化處理過程中可以按照集成方式不同選擇不同的平臺，實現不同的集成模式。隨著網絡技術、計算機技術、控制技術和顯示技術的發展，電氣設備控制系統可以通過計算機網絡進行互聯，達到自動化控制的根本目標。

2、集中監控方式設計。電氣控制系統自動化設計過程中需要突出監控功能的實現，從而能夠更好地完成系統的運行維護功能。集中式監控系統設計構成中可以把各個系統功能集中到一個處理器中進行處理，因此處理器的任務比較繁重，但是處理速度也會在這樣的環境下受到一定程度的影響。但是電氣設備需要進行全面的監控，從而能夠更好地控制監控對象，監控對象增加的時候系統主機的冗余會下降，因此電纜的數量也會增加，整個項目投資會增加，如果是長距離電纜設計，會產生信號干擾方面的問題，對系統的可靠性產生一定的影響。斷路器的聯鎖和隔離刀閘的操作閉鎖主要是通過硬接線，在此情況下輔助接點會出現不到位的問題，造成設備無法進行全面操作。如果采取二次接線的方式，增加系統的復雜性，那么系統查線不方便，從而能夠增加系統的維護量，對整個系統自動化控制會產生一定的影響。電氣系統自動化設計過程中查線和傳動過程中會因為接線復雜造成錯誤操作，因此系統設計過程中需要綜合考慮多方面的因素，提高系統自動化程度。

3、電氣控制系統自動化設計遠程監控模式。電氣控制系統自動化設計過程中需要采取遠程控制的方法，能夠節約大量電纜、節約大量安裝費用、提高可靠性、增加材料利用率，整個系統變得更加靈活，對電氣系統自動化控制會產生積極的作用。目前電氣系統采取的多種現場總線通訊速度都不是很高，因此需要程監控模式提高系統的訪問速度，電廠電氣部分通訊量相對比較大，因此此種方式更加適合于中小系統監控，能夠保證整個系統實現自動化控制。

四、結束語

電氣控制系統自動化設計過程中需要根據網絡技術發展狀況，按照電氣系統設計的基本原則開展有效的工作，提高系統的綜合管理水平，為電氣系統完成相應功能奠定重要基礎，能夠更好地提高電氣系統的自動化水平，促使電氣系統功能更加完善。

參考文獻：

[1]盧秀浩.試論電氣自動化控制設備可靠性的測試[J].才智，2011（13）.

第2篇：電路設計思想范文

關鍵詞：CATIA 豎向設計 優化

一、CATIA軟件介紹

CATIA是法國Dassault System公司旗下的CAD/CAE/CAM一體化軟件，主要應用于航空航天、汽車工業、造船工業、廠房設計等方面。目前，CATIA在豎向設計中可進行空間距離的測量、土石方的計算和工程量的計算等工作。由于CATIA在水電移民安置點規劃設計中的應用起步較晚，仍有許多問題需要克服。

傳統三維設計軟件的功能主要體現在展示已完成豎向設計的安置點進行空間布局，而不能利用實際測繪的地形地貌圖與設計的場地豎向進行計算。CATIA不僅具有傳統軟件的功能，而且能通過調整場地的設計高程，計算出調整后的挖填數據和三維模型，從而通過挖填數據的比較得出最優豎向設計方案[1]。

三、優化設計思路

傳統三維設計軟件設計方法是一種正向的過程，從特定的地形和特定的豎向設計出發，得出挖填等工程量。即將測繪地形圖轉換成地形面，再生成地形體，然后用設計場地面與地形體做切割和填補運算，從而得出挖填量[2]。

本文闡述的優化設計是一種逆向的過程，即根據特定的地形和規劃平面布局，以及一系列優化原則，得到最佳的豎向設計。

1、優化目標

得到挖填與投資均合理的豎向設計方案。

2、優化基礎

原地形和規劃平面布局。

3、建模原則

為了利用catia中參數化設計的優勢，建模前首先應分析自由變量和約束變量。自由變量是指在一定范圍內可以自由變化，不受其他因素約束限制的變量，即為需要優化的參數。約束變量是指根據自由變量，由catia一系列繪圖規則可以確定的其他變量，該變量雖然也具有一定不確定性，但可以定義繪圖運算規則，使其成為自由變量的函數。根據優化的目標，在建模過程中需要把有關豎向設計的關鍵節點高程作為自由變量，然后通過繪圖運算規則建模，使整個場地豎向在與實際大致相近的情況下成為自由變量的函數[3]。

具體建模有不分臺地和分臺地的兩種情況。不分臺地情況下，建模主要以道路變坡點為控制節點，場地高程根據道路高程來約束（一般比道路高15～30cm），這樣整個場地的豎向可以表達為幾個變坡點高程的函數。分臺地時，因設了擋墻而參數增多。首先考慮道路變坡點，然后與道路相鄰的場地通過道路來控制。與道路無關的臺地，因擋墻高度不能確定，其高程也是需要優化的一個參數，因而將其作為一個獨立的自由變量（每個臺地考慮為一個斜面，有兩個自由變量），此時，整個場地豎向就可以表達為道路變坡點高程和臺地高程的函數。

4、評價體系

評價體系要解決的問題是從數學上判定怎樣的場地豎向為最優。這里主要考慮三個因素：挖填方、臺地間擋墻和場地邊界邊坡。

4.1挖填方

挖填方是反應豎向設計較為重要的一個因素，一般來說，挖填越少，挖填越平衡，場地豎向設計越經濟合理。因此，在評價場地豎向時，挖填方為一個必要的控制指標。

在catia中，挖填方可由場地豎向和地形體相切，直接運算而來，記挖方為V1，填為V2。

4.2臺地間擋墻

當場地豎向為分臺的情況時，臺地之間為了節約用地，一般是通過擋墻來銜接的。擋墻為場平投資中比重比較大的一部分，因為評價豎向時考慮擋墻是非常必要的。

根據建模設定，各臺地的高程要么為自由變量，要么與道路變坡點直接關聯，可直接得出相鄰臺地直接的高差，記為h1,h2等。然后從平面布局上可以讀出相鄰臺地的銜接長度（即為擋墻長度），記為L1,L2等。令L為擋墻總長度（即L=L1+L2+…），h=（L1*h1+ L2*h2+…）/L，則h表示場地擋墻的平均高度。

4.3.場地邊界邊坡

場地不僅要內部合理，其邊界處與原地面的銜接也是反映豎向設計合理性的一個重要因素，若為了節約挖填，形成高邊坡則得不償失，因此將場地邊界邊坡納入場地豎向評價體系。

在catia中，從場地邊界作一個豎直面與地形面相交，可直接測量側面的面積S，用S來除以場地邊界總長度C得到場地邊坡平均高度,記為H。

以上三種評價指標，各因素互相關聯，相互制約，共同反應著場地豎向的優劣，上面僅從定性的角度對其進行了分析，然而要解決優化問題，必須對其進行量化。

考慮到場地豎向合理不合理，最終最重要的反應在于經濟上的合理性（當然還有環境影響等合理性，因為僅從豎向上優化，差別不大，在此忽略），因此以上三種指標的評價權重參照其對場平投資的權重來確定。

W=n1*V1+ n2*V1+n3*n4*L+n5*C

其中，n1為單位挖方的造價；n2為單位填方的造價；n3為單位體積擋墻的造價（分擋墻材料為漿砌塊石和混凝土兩種情況）；n4為根據地質條件，高度為h的擋墻的典型截面積（此值可估計）；n5為高度為H的邊坡單位長度的平均造價（此值可估計）。

以上對各個指標進行了權重的分配，整合為最終的參數W，雖然相比實際的投資計算有一定簡化，但對于工程精度要求來說是可以滿足要求的。這樣我們就得到一個最終的優化目標W，W越小，豎向越優，優化目標轉化為尋找最小W的情況下的豎向。

5、算法

以上通過建模設定了優化參數，通過分析得出了優化目標的數學問題。現通過算法實現根據優化參數和優化目標得到的最優豎向。

5.1 傳統枚舉法

通過列舉所有參數的組合情況，比較判定得出最優豎向。此算法適用于參數比較少的情況。程序計算步驟如下：首先明確要優化的參數（即為各控制點高程），設定其步長和上下限（步長越小，優化越精確，但計算時間越長），給定各參數的初始值計算出當前的W1值，然后變化參數，計算W2值，若W2

此種方法思路簡單，計算結果可靠，但若參數增多，組合情況呈幾何遞增，計算耗時將大大增加。

5.2 遺傳算法

遺傳算法基本機理是對生物進化論的數學模擬，通過“定向選擇”，使參數朝著“最優”的方向不斷“進化”，最終得到近似最優解。其優勢在于由于計算機理的不同，可以大大節約計算時長，適用于優化多參數情況，但其算法具有一定得隨即性，只能得到近似最優解。由于場地豎向設計對精度的要求不是很高，因而遺傳算法的應用是非常可行的。

四、結 語

本文從CATIA軟件本身的功能特點出發，根據其在參數化設計方面的優勢，探索將其應用于移民安置點豎向設計的優化思路。

本文在傳統設計方法的基礎上，通過定義自由變量和特定的繪圖規則，使整個場地的豎向成為自由變量的函數，這是進行優化的前提；在此基礎上，通過考慮挖填方、臺地間擋墻以及場地邊界邊坡三大因素建立了豎向設計的評價體系，明確了優化的方向；最后通過對算法的分析，認為傳統枚舉法和遺傳算法各具優勢，明確了優化手段，為優化程序的二次開發打好了基礎。

參考文獻

[1] 房穎，CATIA軟件在水利水電工程中的應用[J]。吉林水利，2009，1009－2846。

第3篇：電路設計思想范文

【關鍵詞】地鐵；超小間距；隧道設計；施工方法

近年來，在城市地鐵、鐵路和公路建設中，越來越多地遇到小間距或小間距隧道工程[1-4]，城市地鐵小間距隧道工程，除兩隧道間距超小外，一般還和淺埋、隧道圍巖性質軟弱、地下水影響等問題交織在一起，工程難度和風險大，同時小間距隧道工程有偏壓顯著、隧道圍巖變形量大、地表沉降大和中間土體穩定性差等特點和難點，解決這些難點成為應用小間距隧道工法的技術關鍵，也是小間距隧道設計和施工必須重視的問題。

1、工程概況

二期工程起點～物資學院站出入段線呈南北走向。出入段線明挖段位于線路北側地鐵六號線一期五里橋車輛段內，線路從左線K31+201.24開始，至車輛段出地面。出入段線起始里程為DZCK0～DZCK0+650，全長 650m，其中DZCK0～DZCK0+375為暗挖法施工，DZCK375～DZCK0+650為明挖法施工，區間埋深不大于12.6m。區間沿線地勢平緩，略有起伏。

隧道穿越范圍內圍巖主要為新近沉積土，本段線路土層修正后圍巖分級為Ⅵ級，土石可挖性分級為I～II級，土體自穩能力很差，很難形成自然拱，地基土主要為粉質粘土層、粉細砂層、粉質粘土層、粉土層、細中砂層。

根據整體工籌安排，再確保結構和施工安全的前提下，區間盾構隧道先行施工，后施工出入段線隧道，線路平面見圖1

2、小間距隧道的設計方法

小間距隧道工程有偏壓顯著、隧道圍巖變形量大、地表沉降大和中間土體穩定性差等特點和難點，設計中必須全面考慮這些的問題，根據隧道斷面、線間距、圍巖條件、埋深、水文地質、周邊環境、施工方法等，在兩隧道支護結構的整體設計、單個隧道支護設計和中間土體的加固三個方面采用合理的設計方案和參數。

2.1隧道斷面形式設計

小間距隧道斷面設計時，需根據兩隧道線間距大小，綜合考慮左、右線隧道斷面形式，確定隧道斷面的整體設計。對單個隧道斷面來講，曲邊墻顯然優于直邊墻。因此，在線間距容許的條件下，兩單個隧道斷面一般都應設計成有仰拱、曲邊墻拱形斷面，單線隧道為馬蹄形，雙線隧道為蛋形形狀，避免采用直墻斷面或單側直墻斷面。

2.2單個隧道支護設計

單個隧道支護設計包括超前支護、初期支護和二次襯砌三部分，小間距隧道客觀存在的偏壓、地表沉降量大和中間土體穩定性差等事實，需要辨證考慮三部分支護之間關系，并考慮三部分支護在時間上的銜接和空間結構上的連接，以達到支護整體的預期效果。支護要達到抗偏壓、控制圍巖變形和地表沉降的目標，應遵循下列原則。第一，強化超前支護；第二，初期支護要高強且剛度大；第三，二襯要及時封閉。

支護設計。與普通單洞隧道支護相比，小間距隧道支護主要在以下幾方面加強：（1）超前預支護；（2）格柵鋼架加密；（3）中間土體一側加固

遵照以上原則，出入段線隧道支護設計參數詳見圖2.

2.3中間土體的加固方法

盾構區間隧道施工過程中，周圍土體在盾構區間隧道開挖過程中引起擾動，隧道周圍的圍巖壓力重新分布。出入段線隧道開挖再次引起隧道間的土體擾動，這樣容易在開挖的過程中導致塌方，會對盾構隧道產生不利因素。因此，在出入段線施工時，必須對隧道間土體進行加固。

根據隧道開挖引起的圍巖變形規律，一般采用錨桿、注漿等支護手段進行加固。首先，圍巖變形最顯著的松弛區是加固的重點，注漿對這些部位的圍巖進行補強十分重要，同時采用系統錨桿對中間土體的地層進行整體加固，錨桿的長度、角度和間排距可根據圍巖變形特征確定；其次，支護與圍巖間和兩隧道支護結構問須充填密實，因此注漿加固成為必然選擇，加固范圍及方式詳見圖3、4。

2.4開挖方法

出入段線隧道采用上下臺階法施工，均采用人工開挖，為控制超挖（特別是相鄰隧道一側），在開挖輪廓線內預留20cm-40cm土體，用風鎬挖除。后開挖隧道與相鄰隧道一側，隧道開挖嚴格控制每循環進尺，控制在每循環進尺小于1m。隧道開挖完成后初噴3cm厚混凝土，及時封閉。現場加強管理及施工組織，減少每個工序的作業時間，用最短的時間完成初期支護，使初期支護盡快承力，減少圍巖的變形。

3、結束語

1）圍巖變形量大、地表沉降大和中間土體穩定性差等難點需要在小間距隧道工程設計中全面、充分地進行考慮，采取相應的對策和技術措施。

2）小間距隧道施工要將中間土體的穩定與加固作為設計、施工的重點。

3）根據隧道斷面等采用合理的施工方法，控制循環進尺，開挖后及時支護，保護土體自身強度，充分利用圍巖自承能力。

參考文獻

[1]周罡.孔少波，楊新安，廖立堅.崗石區間小間距隧道施工技術[J].遼寧工程技術大學學報，2005，24 （6）：864―866.

[2]劉偉，靳曉光，陳少華.高速公路小凈距隧道合理凈距的探討[J].地下空間，2004，24（3）：380―385.

[3]中華人民共和國交通部.公路隧道設計規范（JTGD70-2004）[S].北京：人民交通出版社，2004.

[4]北京城建設計研究總院.地鐵設計規范（GB50157―2013）[S].北京：中國建筑工業出版社，2013.

第4篇：電路設計思想范文

【關鍵詞】競賽；集成電路；教學改革

Inspiration of 2011’Beijing Student Competition on Integrated Circuit

GENG Shu-qin HOU Li-gang WANG Jin-hui PENG Xiao-hong

VLSI & System laboratory Beijing University of Technology Beijing，China 100124

Abstract：Teaching 21stIntegrated circuit student is history task for teachers.Inspiration of 2011’Beijing Student Competition on Integrated Circuit is presented such as correct idea，right organize procedure，a steady preparation，corporation between university and company，teaching methods.The result of practice is that competition on Integrated circuit can push the procedure of cultivating of student，can push Quality Education，can advance the ability of theory and practice，can improve the ability of resolve problem，can cultivate the spirit of creativity，can enhance the ability of Team Corporation.It leads the point of teaching methods reformation.The student ability of plot and circuit design is increased.

Keywords：competition；Integrated circuit；teaching reformation

集成電路在社會發展中扮演著非同尋常的角色，幾乎滲透到了各行各業。隨著全球經濟一體化的發展，集成電路的制造與開發中心正逐步向我國轉移。我們肩負重大的歷史使命，是要把我國建設成為集成電路的生產大國進而成為集成電路強國[1]。因此培養二十一世紀集成電路設計人才是我們教師面臨的歷史任務。北京華大九天軟件有限公司致力于開發自主產權的EDA軟件，提供高端的SoC解決方案和一站式設計生產服務，為培養集成電路設計人才提供了很好的軟件平臺。北京市2011首屆“華大九天杯”大學生集成電路大賽以充分調動各方面的參與積極性。對學生來說，競賽為他們提供了一個開闊眼界、互相學習和交流的好機會，這是任何課堂教學都無法替代的；對指導老師來說，競賽可以促進他們轉變陳舊的教學理念，改進落后的課程體系，積極尋求新的教學模式，真正做到教學目標、教學內容和教學方法與時俱進，切實達到面向應用、面向市場、面向社會并最終為社會提供優秀專業人才的最高教學目標[2]。實踐表明，開展大學生集成電路設計競賽，對于推進我國集成電路人才培養、推進素質教育、理論實踐結合能力、解決問題的能力、培養學生創新精神、團隊協作能力和培養學生的集體榮譽感等方面具有重要意義，同時也對高校的集成電路設計課程和實踐教學改革起了一定的引導作用，極大的強化了學生繪制版圖和電路設計能力。本人有幸帶領學生參加了此次比賽，獲得了一些啟示。

1.立足現實，拓寬應用

本次大賽的活動宗旨是豐富微電子學專業學生的專業知識，培養學生理論聯系實際、獨立思考和操作能力，鞏固和加深所學專業知識基礎，推動京津地區高校微電子學專業的交流和發展，并對國產正版EDA軟件的普及和應用起到積極推動作用。

2011年北京大學生集成電路設計大賽分成大學本科和研究生兩個級別（本科生組33個組；研究生33個組），每組3人，進行筆試和上機操作。比賽相關規則：筆試階段，采用閉卷形式，由各參賽隊員獨立完成，最終成績計入小組總分；上機操作，以小組形式參加。

2.正確的指導思想

電子學會組織的此次大學生集成電路大賽立足高，緊密結合教學實際，著重基礎、注重培養實踐能力的原則為大賽成功舉行樹立了正確的指導思想。

“華大九天杯”集成電路大賽凝聚了各級領導、專家、學者和我校學科部領導、老師及每個參賽隊員的心血與汗水。在比賽的前后，我們的指導思想是：參賽獲獎不是最終目的，深人持久地開展教育教學改革，充分調動學生學習積極性，吸引更多的學生參加各類競賽和科技活動，培養更多的優秀專業人才，才是我們的努力方向。集成電路大賽引來了眾多企業，他們對參賽學生的青睞，對于與學校合作的重視，也正是我們學校所渴求的。在參賽中與同行各企業充分交流，學校與企業的緊密結合，才能更清楚市場對優秀畢業生的要求，進而能明確培養目標，并在平時的課程教學中加以滲透，在教學中不斷改進；在參賽中與其他兄弟院校充分分享經驗，不斷學習別人的長處，分析參賽中暴露的共性問題，在教育教學中不斷改進；在參賽中提高教師的指導水平和改進教育教學方法；在參賽中提高學生的綜合素質，培養大批適應現代化建設需要的基礎扎實、知識面寬、能力強、素質高、具有創新精神和實踐能力的高級應用型人才，才是我們參加北京大學生集成電路設計競賽的最終目的。

3.準備認真，重在過程

承辦方北方工業大學周密的準備工作和熱情的服務為大賽成功舉行創造了良好的外部環境。北方工業大學和華大九天公司組織的集訓為成功參賽奠定了扎實的基礎。

在學科部領導和各位老師的努力下，在實驗室老師的大力協助下，在華大九天公司培訓人員的大力支持下，我們組織了兩個階段的集中培訓，并在培訓的基礎上進行了有針對性的輔導練習，并在參賽前舉行了預賽。這些環節對學生和老師起到了很好的引導和督促作用，保證了良好的訓練環境，營造了積極向上的參賽氛圍。

在電子競賽的準備過程中，適逢暑假，假期長，學生們可以充分利用暑假時間認真復習電子器件、數字電子電路、集成電路分析與設計等課程的理論知識。同時，學生們還學習華大EDA軟件，進行實際電路和版圖繪制上機練習，培養了理論聯系實踐的學風。通過競賽準備，學生需要綜合運用所學知識，解決競賽中遇到的各種問題，提高了運用理論知識解決實際問題的能力。通過競賽準備，磨合了小組間的默契配合和分工，增進了師生情誼，提高了團隊作戰能力。通過競賽準備，找出了自己在知識上的不足，明確了社會的需要、工作崗位的需要和工作性質，樹立了新的奮斗目標，產生了學習新的動力。

4.參賽對嵌入式系統和集成電路設計教學改革的啟示

北京大學生集成電路設計競賽對于培養學生參加實踐的積極性、理論聯系實際的學風和團隊意識有著重要作用，競賽給學生提供了一個施展才華、發揮創新能力的機會和平臺。并對高校集成電路設計課程的教學內容和電子科學與技術的課程體系改革和學生今后工作起到一定的引導作用。

4.1 知識整合的系統教學思想

自從1958年基爾比發明集成電路以后，集成電路一直按照摩爾定律的預測飛速發展。面對集成電路如此迅猛的發展形勢，教學工作也要與時俱進，不斷改革創新。我承擔《嵌入式系統》和《集成電路分析與設計》課程，深深體會到微電子專業的學生學習嵌入式系統與其他專業有所區別，因為芯片的設計方向日益朝著片上系統SOC、片上可編程系統SOPC的方向發展[3]。學生不僅需要有系統的概念[4]，同時需要對典型處理器體系結構有清晰的理解，在設計SOC芯片時才會有系統的設計思想[5]，又會對處理器內部體系架構有清晰的概念。因此，在對微電子專業的學生講授嵌入式系統時，要緊密結合集成電路設計的要求，結合集成電路分析與設計、數字電子、模擬電子、電子器件等課程的內容，使學生不僅對處理器結構體系清楚，更熟悉各模塊電路，如ALU單元電路、筒形移位器、乘法器、寄存器、SRAM、DRAM單元等等。在處理器的，培養學生系統的概念，掌握外部單元電路，如存儲器單元電路、系統總線單元、SPI、IIC、UART等等接口電路，從使用者的期望角度出發，來進行芯片的設計，既是使用者，又是設計者。學生在學習集成電路設計的課程時，緊密結合嵌入式系統中的系統體系結構、結合處理器內部的體系結構，具有整體的大的系統性設計概念，整合學生對各個課程的分離的知識內容，培養綜合運用所學知識解決系統問題。通過增加實驗和上機課時，提高學生將理論與實踐緊密結合，培養學生運用所學理論知識解決實際問題的能力。

4.2 改革傳統的教學模式

我國的大學課堂教學模式長期以來被德國教育家赫爾巴特的“四段論”與前蘇聯教育家凱洛夫的“五環節”所主宰，在新的教育環境和教育目標下，他們所倡導的課堂教學結構和施教程序越來越明顯地暴露出它的弊端，最突出的是“以教代學”的陳腐教學思想和“注入式”、“滿堂灌”的落后教學方法.這種“以教師為中心，以教材為中心”的課堂教學，決定了學生在整個教學過程中所處的被動地位，很大程度地禁錮了學生的創造性思維，對學生自學能力、實踐能力和創新能力的培養構成了嚴重的障礙[2]。

現代教育理論指出：指導學生從實踐和探索中通過思考獲取知識，又在解決問題的探索活動中，運用已獲得的知識和技能是培養智能的最好途徑。

本次競賽上午閉卷完成理論知識的考試。本科生的上機操作內容是根據提供的狀態圖設計一個計數器電路，然后進行原理圖的繪制，再次進行版圖繪制，進而進行DRC、LVS等環節驗證，并撰寫設計報告。學生需要利用數字電路中所學的狀態表，構造出邏輯關系式，運用卡諾圖化簡得到最簡電路，最后再繪制單元電路，設計出具體的CMOS電路和版圖，并進行驗證。同時還需要構造出計數器所需的時鐘電路。在上機的開始一個半小時中，指導老師可以參與指導，這樣增加了比賽中老師對學生的限時指導內容，更有利于學生的競賽，符合培養人才的現論要求。

學生基本上完成了從需求分析、電路設計、繪制電路、（仿真）、版圖繪制、驗證到撰寫報告等環節。通過競賽，使學生能親自感受一個簡單的集成電路設計流程，培養了學生的系統設計概念。學生從早晨9點一直進行到下午六點，在短短的一天內要完成筆試和7個小時的上機電路繪制和驗證等工作，小組成員只有密切配合，充分發揮各自的優勢，保持堅韌不拔的精神，才能取得最終的勝利。這種方式非常有利于培養學生的合作精神和團隊精神，鍛煉了學生的毅力和體力。

施教之功，貴在引導。可以看出，競賽在很大程度上符合現代教育理論的要求，符合學生的認知規律。以學生為主體、教師為主導的教學模式正是以傳授知識為前提，以形成技能為基點，以培養智能為重心，以全面發展人才為歸宿。在《嵌入式系統》和《集成電路分析與設計》課程教學中，增大課程的實驗內容，學生帶著問題，進行學習，進行思考、小組討論，經老師點撥，實現了運用所學理論解決實際問題的過程，既培養了學生的綜合能力，又完成了教學任務，符合現代教育論的要求。

施教之旨，在于培養學習方法和思維方式，培養獲取新知及再創造之本領。將學生分成小組，布置某一命題，發揮學生的主動性，引導他們查閱資料，分析歸納總結，并在課堂中進行報告或實驗演示。學生反映效果很好，獲取了知識，又培養了學生自學能力和主動獲取知識的方法。

5.引導學生參與科研，撰寫學術論文

通過大賽引導大學生形成一股扎扎實實的學習和研究的風氣。激發學生在專業領域的學習興趣，參與到老師平時的科研中，增加動手實踐的機會。并在科研中進一步培養學生的研究興趣，形成良性循環。對于取得的研究成果，可以引導學生撰寫論文，并能在廣大同學中起到表率作用。

6.結束語

培養二十一世紀集成電路設計人才是我們教師面臨的歷史任務。北京市2011首屆“華大九天杯”大學生集成電路大賽以充分調動各方面的參與積極性。正確的指導思想、科學的組織程序、踏實認真的準備工作以及大賽對校企合作、對教學改革將產生重要的影響。實踐表明，開展大學生集成電路設計競賽，對于推進我國集成電路人才培養、推進素質教育、理論實踐結合能力、解決問題的能力、培養學生創新精神、團隊協作能力和培養學生的集體榮譽感等方面具有重要意義，同時也對高校的集成電路設計課程和實踐教學改革起一定的引導作用，極大的強化了學生繪制版圖、電路設計能力和集成電路設計思想。

參考文獻

[1]甘學溫,趙寶瑛等.集成電路原理與設計[M].北京:北京大學出版社,2007.

[2]陳建英,李濤,撒曉英.抓住競賽契機 深化計算機專業教學改革[J].西南民族大學學報·自然科學版,2010,36(9):75-77.

[3]Ahmet Bindal,Sandeep Mann,Billal N.Ahmed.An Undergraduate System-on-Chip

(SoC)Course for Computer Engineering Students[J].IEEE TRANSACTIONS ON EDUCATION,2005,48(2)：P279-289.

[4]Lei Jing,Zixue Cheng,Junbo Wang.A Spiral Step-by-Step Educational Method for Cultivating Competent Embedded System Engineers to Meet Industry Demands[J].IEEE TRANSACTIONS ON EDUCATION,1-10.

[5]Xiumin Shi,Ji Zhang,Yanbing Ju.Research and Practice in Undergraduate Embedded System Course[C].The 9th International Conference for Young Computer Scientists,

2569-2663.

致謝：競賽工作是由國家自然基金贊助（No.60976028）；北京工業大學博士基金贊助（No.X0002014201101，No.X0002012200802 and No.X00020

第5篇：電路設計思想范文

關鍵詞：AT89C2051；74LS164；按鍵；設計；I/O接口

中圖分類號：TP368文獻標識碼：A文章編號：1009-3044(2008)27-2094-05

AT89C2051 Save Limited Resources to Conduct I/O Interfaces Expand Several Designs

LIU Jin-ping, YE Sai-feng

(Fujian Electric Power Occupation Technical College,Quanzhou 362000, China)

Abstract: AT89C2051 is a streamlining of Singlechip, is limited because of it's I/O port,must carry out expansion when applying. the article passes 5 designs specification , how to import in the button consuming with being as far as possible more than stopping coming true under I/O resource.

Key words: AT89C2051; 74LS164; button; design; I/O port

1 引言

AT89C2051是一種精簡型單片機芯片，20腳封裝，體積小。它的價格比同類產品便宜一半。 AT89C2051的驅動能力較強，P1和P3上可以有20mA左右驅動電流，對一般數字電路芯片等器件，這樣驅動電流足夠了。這些是AT89C2051的優點，但它只有兩個并行接口，并行口線只有15根，可利用資源有限。

輸入和顯示是單片機的電路，同時也是人機交互的重要接口。在實際應用中，幾乎離不開這兩個部分，其中輸入主要是按鍵、鍵盤等器件，顯示主要為數碼管和發光二極管。

隨著智能電子產品的功能越來越強，按鍵個數也越來越多。AT89C2051要應用于這些產品，就必須進行I/O接口擴展。擴展I/O的途徑較多，這里就不一一敘述。按照減少成本的原則以及在不動用P3口（具有第二功能）的前提下，有沒有什么辦法在耗用P1口較少資源的情況下，實現盡可能多的按鍵輸入？下面5個設計回答了這個問題。

2 應用設計

2.1 占用5條I/O線，實現9個按鍵輸入

2.1.1 硬件電路設計

本電路由AT89C2051單片機、移位寄存器74LS164、LED及9個按鍵等組成，電路原理圖如圖1所示。這個電路比起單片機教科書中所介紹的矩陣按鍵知識――5條口線，可實現3行2列的6鍵――多了3 個鍵。

2.1.2 程序設計思想與程序代碼

首先檢查P1.0～P1.2是否出現低電平，若出現，則說明＃6,＃7,＃8中有一鍵按下，這時只要分別對P1.0、P1.1、P1.2進行判零，就可以具體確定哪個按鍵；若都沒有低電平出現，則進行以下操作：先在P1.0上輸出低電平，分別判斷P1.3及P1.4是否出現低電平，若有，就可以分別確定為＃0和＃1鍵；若沒有，接著在P1.1上輸出低電平，然后分別判斷P1.3及P1.4，若出現，則不是＃2就是＃3鍵；若還是沒有，就在P1.2上輸出低電平，然后分別判斷P1.3及P1.4，若有，則分別為＃4及＃5鍵，循環往復。

LED顯示采用P1.5及P1.6分別外接串入并出轉換芯片164的數據輸入端及移位脈沖輸入端。

程序代碼如下：

ORG 0

BEGIN: MOV P1,#0FFH

MOV A,P1

XRL A,#0FFH

JZ START

JB P1.0,ABC

MOV R2,#6

ACALL DSP

SJMP BEGIN

ABC:P1.1,ABC1

MOV R2,#7

ACALL DSP

SJMP BEGIN

ABC1: MOV R2,#8

ACALL DSP

SJMP BEGIN

START: MOV R7,#3

MOV DPTR,#TABLE

CLR A

LOOP: MOV 30H,A

MOV B,#2

MUL AB

MOV 40H,A

MOV A,30H

MOVC A,@A+DPTR

MOV P1,A

JB P1.3,NEXT

MOV R2,40H

ACALL DSP

SJMP DONE

NEXT:P1.4,DONE

MOV R2,40H

INC R2

ACALL DSP

DONE: MOV A,30H

INC A

DJNZ R7,LOOP

SJMP BEGIN

DSP: PUSH DPH

PUSH DPL

MOV A,R2

MOV DPTR,#TABLE1

MOVC A,@A+DPTR

MOV R6,#8

LP: RRC A

MOV P1.5,C

CLR P1.6

SETB P1.6

DJNZ R6,LP

MOV R5,#80H

LP1: MOV R6,#0

DJNZ R6,$

DJNZ R5,LP1

POP DPL

POP DPH

RET

TABLE: DB 0FEH,0FDH,0FBH

TABLE1: DB 3FH,06H,5BH,4FH

DB 66H,6DH,7DH,07H,7FH

END

2.1.3 性能分析

本設計電路不復雜，程序執行時間也較短，適合按鍵不太多的場合，如應用于電飯煲、早期的電磁爐等家電。

2.2 占用5條I/O線，實現10個按鍵輸入

2.2.1 硬件電路設計

本電路由AT89C2051單片機、移位寄存器74LS164、LED及10個按鍵等組成，電路原理圖如圖2所示。這個電路比起上一個設計，10個按鍵排列采用數學中的上三角矩陣排列。

2.2.2 程序設計思想與程序代碼

在P1.0上輸出低電平（其它為高電平，以下相同），若P1.1，P1.2，P1.3及P1.4有一為低電平，則可以確定按鍵為＃0，＃1，＃2，＃3中的一個。同樣，在P1.1上輸出低電平，分別對P1.2，P1.3及P1.4判零，則可以確定按鍵為＃4，＃5，＃6中的一個。接著在P1.2上輸出低電平，分別對P1.3及P1.4判零，則可以確定按鍵為＃7，＃8中的一個。最后在P1.3上輸出低電平，對P1.4進行判零，就能確定按鍵＃9是否按下，循環反復。LED顯示同上。

程序代碼如下：

ORG 0

BEGIN: MOV P1,#0FFH

MOV P1,#11111110B

JB P1.1,L1

MOV R2,#0

ACALL DSP

SJMP BEGIN

L1:P1.2,L2

MOV R2,#1

ACALL DSP

SJMP BEGIN

L2:P1.3,L3

MOV R2,#2

ACALL DSP

SJMP BEGIN

L3:P1.4,L4

MOV R2,#3

ACALL DSP

SJMP BEGIN

L4: MOV P1,#11111101B

JB P1.2,L5

MOV R2,#4

ACALL DSP

SJMP BEGIN

L5:P1.3,L6

MOV R2,#5

ACALL DSP

SJMP BEGIN

L6:P1.4,L7

MOV R2,#6

ACALL DSP

SJMP BEGIN

L7: MOV P1,#11111011B

JB P1.3,L8

MOV R2,#7

ACALL DSP

SJMP BEGIN

L8:P1.4,L9

MOV R2,#8

ACALL DSP

SJMP BEGIN

L9: MOV P1,#11110111B

JB P1.4,BEGIN

MOV R2,#9

ACALL DSP

SJMP BEGIN

DSP: MOV A,R2

MOV DPTR,#TABLE1

MOVC A,@A+DPTR

MOV R6,#8

LP: RRC A

MOV P1.5,C

CLR P1.6

SETB P1.6

DJNZ R6,LP

MOV R5,#80H

LP1: MOV R6,#0

DJNZ R6,$

DJNZ R5,LP1

RET

TABLE1:DB 3FH,06H,5BH,4FH,66H

DB 6DH ,7DH,07H,7FH,6FH

END

2.2.3 性能分析

本設計性能與上一個差不多，但憑巧妙的設計，硬是多了一個按鍵。

2.3 占用4條I/O線，實現12個按鍵輸入

2.3.1 硬件電路設計

本電路由AT89C2051單片機、移位寄存器74LS164、LED、12個按鍵、4個常用的廉價二極管，以及對P1.0及P1.1的上拉電阻，還有一個12V電源等組成，電路原理圖如圖3所示。

2.3.2 程序設計思想與程序代碼

在一條口線上（如P1.0）輸出高電平，其它為低電平（這一點與前兩個設計不同，所以電路中上拉電阻必不可少），然后對其它口線（P1.1～P1.3）進行高電平的判斷，若在某一線上出現高電平，則對應按鍵（＃3、＃6、＃9）按下。依次類推，分別在P1.1、P1.2、P1.3上輸出高電平，就可以分別判斷＃0，＃7，＃A一組鍵、＃1，＃4，＃B一組鍵、＃2，＃5，＃8一組鍵是否有鍵按下。

程序代碼如下：

ORG 0

BEGIN: ORL P1,#0FH

MOV P1,#01H

JNB P1.1,L1

MOV R2,#3

ACALL DSP

SJMP BEGIN

L1: JNB P1.2,L2

MOV R2,#6

ACALL DSP

SJMP BEGIN

L2: JNB P1.3,L3

MOV R2,#9

ACALL DSP

SJMP BEGIN

L3: ORL P1,#0FH

MOV P1,#02H

JNB P1.0,L4

MOV R2,#0

ACALL DSP

SJMP BEGIN

L4: JNB P1.2,L5

MOV R2,#7

ACALL DSP

SJMP BEGIN

L5: JNB P1.3,L6

MOV R2,#10

ACALL DSP

SJMP BEGIN

L6: ORL P1,#0FH

MOV P1,#04H

JNB P1.0,L7

MOV R2,#1

ACALL DSP

SJMP BEGIN

L7: JNB P1.1,L8

MOV R2,#4

ACALL DSP

SJMP BEGIN

L8: JNB P1.3,L9

MOV R2,#11

ACALL DSP

SJMP BEGIN

L9: ORL P1,#0FH

MOV P1,#08H

JNB P1.0,L10

MOV R2,#2

ACALL DSP

SJMP BEGIN

L10: JNB P1.1,L11

MOV R2,#5

ACALL DSP

SJMP BEGIN

L11: JNB P1.2,BEGIN

MOV R2,#8

ACALL DSP

AJMP BEGIN

DSP: MOV A,R2

MOV DPTR,#TABLE1

MOVC A,@A+DPTR

MOV R6,#8

LP: RRC A

MOV P1.4,C

CLR P1.5

SETB P1.5

DJNZ R6,LP

ACALL DELAY

RET

DELAY: MOV R4,#08H

MOV R5,#9AH

MOV R6,#7FH

AA: DJNZ R6,AA

DJNZ R5,AA

DJNZ R4,AA

RET

TABLE1: DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H

DB 7FH,6FH,77H,7CH,39H,5EH,79H,71H

END

2.3.3 性能分析

這一設計增加電路的復雜性，增大電路板的面積，但12個按鍵比較適合大多數微電腦控制的家電的應用。

2.4 占用4條I/O線，實現16個按鍵輸入

2.4.1 硬件電路設計

本電路由AT89C2051單片機、移位寄存器74LS164、LED、16個按鍵、4個二極管，以及4個上拉電阻，還有一個12V電源等組成，電路原理圖如圖4所示。

2.4.2 程序設計思想與程序代碼

在一條口線上（如P1.0）輸出高電平，其它為低電平，立刻對該口線進行判零，若為低電平，則＃C鍵按下；然后對其它口線（P1.1～P1.3）進行高電平的判斷，若在某一線上出現高電平，則對應按鍵（＃3、＃6、＃9）按下。依次類推。

本設計與上一個設計類似，只是多了判零這一操作，就增加了4 個按鍵。

程序代碼如下：

ORG 0

BEGIN: ORL P1,#0FH

MOV P1,#01H

JB P1.0,NEX1

MOV R2,#0CH

ACALL DSP

SJMP BEGIN

NEX1: JNB P1.1,L1

MOV R2,#3

ACALL DSP

SJMP BEGIN

L1: JNB P1.2,L2

MOV R2,#6

ACALL DSP

SJMP BEGIN

L2: JNB P1.3,L3

MOV R2,#9

ACALL DSP

SJMP BEGIN

L3: ORL P1,#0FH

MOV P1,#02H

JB P1.1,NEX2

MOV R2,#0DH

ACALL DSP

SJMP BEGIN

NEX2: JNB P1.0,L4

MOV R2,#0

ACALL DSP

SJMP BEGIN

L4: JNB P1.2,L5

MOV R2,#7

ACALL DSP

SJMP BEGIN

L5: JNB P1.3,L6

MOV R2,#10

ACALL DSP

SJMP BEGIN

L6: ORL P1,#0FH

MOV P1,#04H

JB P1.2,NEX3

MOV R2,#0EH

ACALL DSP

AJMP BEGIN

NEX3: JNB P1.0,L7

MOV R2,#1

ACALL DSP

SJMP BEGIN

L7: JNB P1.1,L8

MOV R2,#4

ACALL DSP

AJMP BEGIN

L8: JNB P1.3,L9

MOV R2,#11

ACALL DSP

AJMP BEGIN

L9: ORL P1,#0FH

MOV P1,#08H

JB P1.3,NEX4

MOV R2,#0FH

ACALL DSP

AJMP BEGIN

NEX4: JNB P1.0,L10

MOV R2,#2

ACALL DSP

AJMP BEGIN

L10: JNB P1.1,L11

MOV R2,#5

ACALL DSP

AJMP BEGIN

L11: JNB P1.2,DONE

MOV R2,#8

ACALL DSP

DONE: AJMP BEGIN

DSP: MOV A,R2

MOV DPTR,#TABLE1

MOVC A,@A+DPTR

MOV R6,#8

LP: RRC A

MOV P1.4,C

CLR P1.5

SETB P1.5

DJNZ R6,LP

ACALL DELAY

RET

DELAY: MOV R4,#08H

MOV R5,#9AH

MOV R6,#7FH

AA: DJNZ R6,AA

DJNZ R5,AA

DJNZ R4,AA

RET

TABLE1: DB 3FH,06H,5BH,4FH,66H,6DH,7DH

DB 07H,7FH,6FH,77H,7CH,39H,5EH,79H,71H

END

2.4.3 性能分析

本設計給電路增加一定復雜程度，生產成本有所增大。但16按鍵已經適合于絕大多數的智能家用電器。

2.5 占用4條I/O線，同時實現16個按鍵輸入及LED輸出

2.5.1 硬件電路設計

本電路由AT89C2051單片機、兩片移位寄存器74LS164、LED、16個按鍵以及三極管等組成，電路原理圖如圖5所示。該電路特點是移位寄存器74LS164既控制按鍵的輸入，又控制顯示的輸出。由于共有16個按鍵，所以需要2片74LS164。

2.5.2 程序設計思想與程序代碼

由P1.6控制LED是否顯示。將雙字節數FFFEH逐位移入74LS164，對P1.7判零，若為低電平，則按下#0鍵；否則，將FFFEH左移一位，轉換后為FFFDH并逐位移入74LS164，然后對P1.7判零，若為低電平，則是#1鍵按下，依此類推，共進行進行16次，就可以判斷16個是否按下。

程序代碼如下：

ORG 0

MOV DPTR,#TABLE

LOOP: MOV R2,#0

MOV R3,#16

MOV 20H,#0FEH

MOV 21H,#0FFH

LOOP2: ACALL SUB

JNB P1.7,NEXT

INC R2

ACALL LEFT

DJNZ R3,LOOP2

SJMP LOOP

NEXT: MOV A,R2

MOVC A,@A+DPTR

ACALL SUB1

CLR P1.6

ACALL DELAY

SETB P1.6

SJMP LOOP

LEFT: MOV C,0FH

MOV A,20H

RLC A

MOV 20H,A

MOV A,21H

RLC A

MOV 21H,A

RET

SUB: MOV R7,#8

MOV A,21H

LP1: RLC A

MOV P1.5,C

CLR P1.4

SETB P1.4

DJNZ R7,LP1

MOV R7,#8

MOV A,20H

LP2: RLC A

MOV P1.5,C

CLR P1.4

SETB P1.4

DJNZ R7,LP2

RET

SUB1: MOV R7,#8

LOOP1: RLC A

MOV P1.5,C

CLR P1.4

SETB P1.4

DJNZ R7，LOOP1

RET

DELAY: MOV R5,#40

D2: MOV R6,#40

D1: MOV R7,#248

DJNZ R7,$

DJNZ R6,D1

DJNZ R5,D2

RET

TABLE: DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H

DB7FH,6FH,77H,7CH,39H,5EH,79H,71H

END

2.5.3 性能分析

本設計從原理上講，每增加一片74LS164就可以增多8個按鍵，但是以緩長程序執行時間為代價的，所以，雖然在這幾個設計中最節省I/O資源，但只能適合實時性要求不高的場合。

3 結束語

通過以上5個設計，可以看出，盡管AT89C2051單片機的I/O口很緊張，但我們可以通過巧妙的軟件設計和添加常用廉價的器件，占用較少的I/O資源，實現盡可能多的按鍵輸入。在這些設計中，作者為了顯示設計的結果，在用PROPTEUS軟件仿真時采用LED顯示鍵值。由于每個程序設計中鍵值都保存在R2中，所以完全可以根據具體功能的設計的需求，將顯示七段代碼部分改為以下程序段就可以了。

MOV A ,R2

MOV B, #2

MUL AB

MOV DPTR, #SUBTABLE

JMP @A+DPTR

…

SUBTABLE: ACALL SUB1

ACALL SUB2

…

以上5個設計為AT89C2051更廣泛地應用于智能家用電器、工業生產控制等開發提供一些設計思想。

參考文獻：

[1] 高衛東.51單片機原理與實踐[M].北京:航空航天大學出版社,2008.

第6篇：電路設計思想范文

【關鍵詞】Cyclone Ⅳ Qsys NiosII EP4CE22F17C8

Cyclone Ⅳ系列的FPGA以最低成本、最低功耗理念的基礎上推出的低成本、高容量的FPGAs，以滿足帶寬成本敏感性的市場需求。該系列有兩類芯片：Cyclone Ⅳ E和Cyclone Ⅳ GX，前者提供核電壓為1.0V和1.2V。Cyclone Ⅳ系列FPGA擁有6K-150K邏輯單元、最高至6.3Mb的內部存儲容量，其18*18乘法器數量最多可達360個；M9K存儲模塊可提供9kbit的嵌入式SRAM，并可配置為多個數據寬度的存儲模塊，如真實雙端口的×1、×2、×4、×8/9、×16/18；全局時鐘高達30個，8個PLLs連接5個輸出時鐘；該系列芯片支持SDR、DDR、DDR2 SDRAM、和QDRII SRAM，可以利用Memory Controller MegaCore function完成存儲器界面的設計。

封裝形式為FBGA的EP4CE22F17C8是Cyclone Ⅳ E系列的FPGAs嵌入式處理器，支持Rs OCT或單端口的Rs，可實現可編程的總線保持、上拉電阻、時延、速率轉換控制以優化信號完整性；其配置方式包括AS、AP、PS、FPP和JTAG，通過選擇EPCS和并行FLASH采取相應的配置數據方式，以實現上電數據自動加載；該芯片支持速率等級8。本文采用CycloneⅣ E系列的EP4CE22F17C8來實現無線輸液監控系統硬件設計，可實現多位輸液病人的監測與最低液位自動報警，以最大限度地實現輸液安全防護。

1 系統總體方案

本系統的總體框圖如圖1所示，主要包括液位監測、無線收發、編解碼電路和處理器及電路。當液位低于某個位置時，輸液監測電路驅動編碼器啟動無線發射器發射液位報警信號，接收端譯碼后送入處理器判斷輸液患者編號，啟動聲光報警。

2 基于EP4CE22F17C8 的IP CORE設計

2.1 基于NiosII/f的EP4CE22F17C8嵌入式處理器

本系統采用的處理器是Altera 公司提供的Cyclone IV E系列的EP4CE22F17C8，處理器模式為NiosII/f。該芯片具有22320個邏輯單元；擁有154個I/O接口和256個管腳，工作溫度0°C - 85°C；嵌入132個9 bit單元乘法器，擁有4個PLL和20個全局時鐘，其核工作電壓為1.2伏；擁有608256 bits存儲容量，packed mode的M9K存儲模塊可設計為最大數據寬度為18bits、單時鐘模式的兩個4.5K單端口模塊，其初始化方式為上電清零后再加載利用RAM MegaWizard Plug-In Manager設計完成的.mif文件以例化存儲模塊。

2.2 基于EP4CE22F17C8 IP CORE的設計

本系統的硬件電路設計需要添加以下IP Core：on-chip memory（RAM）、epcs serial flash controller、JTAG UART、system id、DDR SDRAM Controller with ALTMEMPHY、PIO等。

本系統所采用存儲器為DDR2 SDRAM，利用Qsys添加Avalon-MM slave Agent和Avalon-MM slave Translator構成slave網絡接口；利用MegaWizard Plug-in Manager完成DDR2 SDRAM Controller with ALTMEMPHY的接口設計以節省全局時鐘，并將存儲器DQS與控制接口的DQS相連。該設計采用的每個DQS為8比特DQ，DQ寬度為32比特，讀取頻率為133MHz，tRRD與tRTP設置為9ns，存儲器類型為JEDEC DDR2-533 512Mb x8，其原理圖如圖2所示。

3 基于EP4CE22F17C8實現輸液監測無線報警系統主要電路的設計

3.1 液位監測及無線報警系統的設計

本文采用利用TLV1701、SC5262和TDK5110F完成液位監測和無線系統的設計。以輸液編號為第15位說明硬件電路原理圖的設計，如圖3所示。當液位低于設定值時，紅外對管產生報警電壓經電壓比較器處理后，依據輸液病人編號借助SC5262進行編碼，通過TDK5100F調頻后發出射頻信號，實現液位監測報警。

3.2 液位監測無線解碼及報警電路設計

液位監測無線解碼及報警硬件電路設計基本原理圖如4所示，所采用的集成芯片為TDA5210和SC5272，其中TDA5210能與ASK接收器TDA5200兼容。其基本原理為：TDA5210將接受的射頻信號解調后送至SC5272，與EP4CE22F17C8處理器定時發送至SC5272地址入口的輸液編號對比，一致時，處理器針對該輸液編號發出液位報警提示信號。

4 結論

本文利用Cyclone Ⅳ E系列的FPGAs嵌入式處理器EP4CE22F17C8、以quartus13.0開發平臺、結合Qsys設計NIOSII及IP核、altium designer summer 9.0實現輸液監測無線報警系統的硬件電路設計。該電路將無線編解碼及無線射頻的設計思想與Cyclone嵌入式處理器完美結合，充分發揮了該處理器芯片的強大處理能力和靈活性，為其在智能領域的應用開闊了設計思路。

參考文獻

[1]周潤景等編著.基于Quartus II的FPGA/CPLD數字系統設計實例[M].北京：電子工業出版社，2013.

[2]黃平等編著.基于Quartus Ⅱ的FPGA/CPLD數字系統設計與應用[M].北京：電子工業出版社，2014.

[3]何賓著.Altium Designer13.0電路設計、仿真與驗證權威指南[M].北京：清華大學出版社，2014.

[4]馬臣崗，孟立凡.TDK5110與TDA5220的無線溫度采集系統[J].單片機與嵌入式系統應用，2010.

第7篇：電路設計思想范文

【關鍵詞】雙CCD；脫絨棉種；線陣CCD；光電檢測系統

1.引言

色選機是指利用物料的光學信息將劣物料剔除的集光、電、氣、機于一體的高科技設備，廣泛應用于農業、食品業、工業、礦業等，可以提高物料的品質，增加附加值，保障食用、使用時的安全性[1][3][4]。在棉種分選方面，傳統的分選技術：種子風篩選、幾何特征篩選、密度重力選種、介電式分選、顏色分選法、機器視覺分選[1][3][4][7]。雖然這些方法均有各自的優點，但沒有同時判斷顏色、破損棉種、或者是算法高深、采集靜態圖片信息等缺點。本文在顏色分選基礎上利用雙CCD加入破損判別，能夠區分脫絨成熟棉種（黑褐色）、未熟棉種（紅棕色）、破損棉種和雜質[3][4]。

2.總體結構

基于雙CCD的脫絨棉種色選機光電檢測系統是色選機的關鍵部分，其作用主要是對物料（脫絨棉種）進行檢測，采集物料特征信息。系統總體框圖如圖1所示，主要包括光學系統、信號采集系統和信號處理系統。

圖1 總體框圖

3.功能簡介

物料進入光電檢測系統之前，要經供料系統相關處理后才能精確地在光電檢測系統和分選系統區內。供料系統主要包括進料斗、振動喂料器、滑槽等。在處不詳細簡紹供料系統具體工作過程，主要簡紹光學系統、信號采集系統和信號處理系統相關功能。

（1）光學系統

光學系統主要是有光源、背景板、光電傳感器、成像系統等相關部分組成[4]。光學系統主要作用是通過光路設計使CCD能夠覆蓋每組棉種流的視場區域，使得所有目標圖像都能夠被CCD捕獲。光學系統的光路結構、檢測方式、光電傳感器種類等，將直接影響色選機的質量與效率[3]。

（2）信號采集系統

信號采集系統采用TCD2566BFG和TCD1209作為光電傳感器，對物料進行實時采集。CCD常用驅動方式有EPROM驅動法、IC驅動法、單片機驅動法以及可編程邏輯器件驅動法[5]。本文是基于FPGA設計的可再編程驅動電路，該方法優點是集成度高、速度快、可靠性好。需改變驅動電路的時序、增減功能時，僅需對器件重新編程，無需更改硬件條件[5]。

（3）處理系統

處理系統是以ALTERA公司cyclone III系列EP3C16Q240C8作為驅動實現以及后期處理的主要芯片。主要設計思想是：EP3C16Q240C8生成CCD工作所需的驅動時序，由于FPGA輸出電壓與CCD驅動電壓之間差異，故驅動時序需反相升壓器件處理，物料棉種采集信號經放大濾波電路輸出，輸出信號經A/D轉換以后輸入FPGA進行后續處理[2][6]。

4.采集處理系統設計

（1）硬件設計

硬件電路設計如下圖2所示。利用光學采集系統原理，將TCD2566BFG作為彩色信號采集板A，TCD1209作為黑白信號采集板B。因兩個CCD工作電壓不同，采用LM2731X典型電路設計10V和12V，利用計算方法可以實現。至于處理板電源是利用LD1085D2M50、LD1085D2M33、AMS1117-2.5、AMS1117-1.2等電源轉換芯片，實現電路所需的5V、3.3V、2.5V、1.2V等工作電壓。在解決完電路工作所需電源之后，對于CCD驅動電路、采集信號放大濾波電路、A/D轉換電路以及EP3C16Q240C8芯片工作電路均按照技術手冊等信息進行設計，在此不再贅述。

圖2 硬件電路框圖

（2）軟件設計

該部分是在硬件設計基礎上，能夠使CCD正常工作的關鍵部分。設計思想主要是利用TCD2566BFG和TCD1209的工作原理以及工作模式來設計工作時序。TCD2566BFG選擇彩色模式下TDI=ON模式工作，工作需要時鐘脈沖、、、、，復位脈沖RS、緩沖控制脈沖CP，轉移脈沖SH、存儲清晰脈沖SCG、開關脈沖SW1、SW2，另需48個虛設單元輸出（dummy outputs）信號。TCD1209工作需時鐘脈沖、、，復位脈沖RS、緩沖控制脈沖CP，轉移脈沖SH，另需40虛設單元輸出信號。因此，軟件編寫時需要注意虛設單元輸出信號。

軟件編碼：TCD1209和TCD2566BFG關鍵代碼

parameter TAGH=16，TAGL=2117，TAGHF=21，TAGLF=2112；

parameter SCGBA=0，SCGEA=30，SHBA=40，SHEA=70，TGFBA=80，TGFEA=5468，SCGBB=5478；

通過Verilog VHDL編程生成模塊如圖3所示，其中clk_sys系統時鐘64MHZ，通過PLL（鎖相環）和分頻電路生產工作所需時鐘信號，其中ad_in[11：0]為TCD1209經濾波放大電路及A/D轉換后的采集輸入信號，clk_out_0[5：0]為TCD1209工作所需的驅動頻率以及A/D轉換芯片時鐘頻率，ad_out[11：0]是經過處理后的棉種采集破損信息；ad_r_in[11：0]、ad_b_in[11：0]、ad_g_in[11：0]為TCD2566BFG經濾波放大電路以及A/D轉換后的采集RBG信號，clk_out[11：0]和sw[1：0]為TCD2566BFG工作驅動頻率、A/D轉換芯片時鐘頻率及模式選擇信號，ad_r_out[11：0]、ad_b_out[11：0]、ad_g_out[11：0]是經處理后棉種采集顏色信息。

圖3 軟件生成模塊

（3）設計與仿真檢測

通過Quartus II9.0中SignalTap II Logic Analyzer進行在線仿真，得到圖4所示圖形。

圖4 FPGA在線仿真圖

通過圖4（b）、（c）所知，TCD2566BFG和TCD1209的時序與實際工作時序圖是有所差別的，主要是器件驅動電壓問題，導致FPGA輸出的時序要經反相升壓器才能給CCD提供驅動時鐘，為此，FPGA生成時序也有相應處理。通過圖4（d）可知CCD在不同物料時輸出的差別，這也是我們后期處理的依據。

5.結論

本論文通過雙CCD對脫絨棉種色選機光電檢測系統進行設計，方案采用TCD2566BFG和TCD1209作為檢測器件，EP3C16Q240C8以及反相器TC74ACT240和SN74AHCT14N設計CCD驅動電路，OPA357設計濾波放大電路、AD9224設計A/D轉換電路，同時利用光學系統知識構建光學系統，使兩CCD能夠正常地工作，滿足脫絨棉種色選機所需要求，光電檢測系統穩定正常工作。

參考文獻

[1]Melchor C.Pasikatan，Floyd E.Dowell.Evaluation of a High-Speed Color Sorter for Segregation of Red and White Wheat[J].Applied Engineering in Agriculture，2003，19（1）：71-76.

[2]Ivan Dolezal.Optoelectronic detector for a glass cullet sorter[C].Industrial Electronics Society，IECON 2013-39th Annual Conference of the IEEE，2013，3952-3957.

[3]劉德瑞.基于CCD的高速色選機光機系統研究[D].天津大學，2007.

[4]李江波.脫絨棉種色選機檢測系統設計與實現[D].石河子大學，2008.

[5]張智輝，田地，楊義先.線陣CCD驅動電路設計的幾種方法[J].儀表技術與傳感器，2004（6）：32-33，52.

[6]杜鴻運，董志國，辛愛芹，王世璞.CCD色選機分選控制系統[J].儀器儀表用戶，2011，18（5）：36-38.

第8篇：電路設計思想范文

摘要：Multisim 是一款穩定性強，操作簡單的電子設計軟件。本文利用該軟件，與若干門電路，來設計一個檢測交通燈是否正常工作的簡易檢測電路。通過實驗仿真，說明利用Multisim 軟件可以設計出這種檢測電路。

關鍵詞 ：門電路Multisim 交通燈檢測

1 Multisim 軟件簡介

Multisim 作為一款專門的軟件，主要用于電子線路的仿真與設計，為Windows 下運行的個人桌面電子設計工具，Multisim 是一個完整的集成化設計環境。Multisim 計算機仿真與虛擬儀器技術可以很好地解決計算機因配置低端而不能解決實際工作這一現實問題。用戶可以將理論知識用計算機進行仿真，同時可以用虛擬儀器技術創造出真正的儀表。

2 交通燈檢測電路設計

2.1 邏輯轉換器

Multisim 對EWB 的元器件庫進行了擴充，主要包括基本元件、半導體器件、運算放大器、DAC、ADC 及其他各種部件，并且通過元件編輯器，用戶可以自行創建、修改所需的元件模型，通過網站或其商進一步獲得元件模型的擴充，以及更新服務等。本文利用邏輯轉換器進行邏輯分析，最終將分析好的真值表轉換成邏輯表達式。利用邏輯轉換器，可以大幅度地減少設計人員的工作量，并且可以任意調整邏輯值，如圖1。

打開邏輯轉換器之后，激活A、B、C 三個按鈕，點擊之后，邏輯轉換器自動把二進制的0-7 顯示出來，按照交通燈檢測電路的設計思想，將輸出部分調整到合適的邏輯，如圖2 所示。

設計好真值表之后，點擊右側菜單里面的第三個選項，邏輯轉換器會根據設計好的真值表自動填充邏輯表達式，如圖3 所示。

同樣的，也可以選擇右側的第四個選項，這個選項是根據真值表自動生成化簡后的邏輯表達式，也可以設計出交通燈檢測電路。本文采用自動生成最簡化的邏輯表達式的辦法。

2.2 電路設計與仿真

Multisim 的分析手段比較完備，除了EWB 提供的直流工作點分析、交流分析等分析外，Multisim 新增了直流掃描分析、批處理分析等，使得一般電子電路的分析設計要求，在一定程度上都能夠得到滿足。Multisim 的仿真能力同樣非常強大，對于Multisim 來說，一方面可以對電路、數字電路的仿真進行模擬，另一方面可以對數模混合仿真進行模擬，尤其是可以模擬射頻(RF)電路。如果仿真失敗，在這種情況下，會顯示相應的出錯信息，同時提示出錯的原因，并且可以隨時儲存、打印仿真結果。

本文除了使用門電路外，采用三個單刀雙擲開關，用來表示交通燈的紅、黃、綠三種顏色是否正常工作，本文設定邏輯“0”為三種顏色正常工作，邏輯“1”為三種顏色異常工作；顯示部分使用一枚發出藍光的燈泡，當交通燈的三種顏色出現異常工作時，燈泡發光；反之，如果燈泡不亮，表示正常工作；使用+12V 的供電電源用來驅動輸入端。

所設計電路圖如圖4。

3 總結

通過對Multisim 軟件若干門電路進行仿真實驗，該電路能順利地實現交通燈的檢測功能，在日常工作中可以利用該電路實現十字路口位置功能較復雜的交通燈檢測。

參考文獻：

[1]孟鳳果.電子測量技術（第2 版）[M].機械工業出版社，2012.1.

[2]閻石.數字電子技術基礎（第5 版）[M].高等教育出版社，2006.5.

第9篇：電路設計思想范文

1.1傳統斜坡補償設計思想從斜坡補償基本原理可知，在占空比D最大時，需要的補償電流斜率m最大。因此，若將補償電流斜率m固定設置在占空比最大的對應值，保證在最大占空比時系統的穩定性，則在全占空比范圍內，斜坡補償均可使系統穩定工作。給出線性斜坡補償的補償斜率隨占空比變化的關系如圖3所示。線性補償具有結構簡單、易于實現等優點，補償斜坡可以從系統內部的振蕩器中得到。由振蕩電路對電容C進行充放電即可實現。但振蕩電路一旦確定，其所產生的斜坡將不再變化，由于它在任何占空比下都采用最大補償斜率，所以就會造成小占空比情況下的過補償問題，致使系統響應速度變慢，同時也降低了系統的帶載能力，因此只適用于補償精度要求不高的電路。

1.2斜坡補償的電路設計圖4是本文提出的斜坡補償具體電路。本文的斜坡補償方法是采用分段線性斜坡補償，當占空比＜30%時，不進行斜坡補償，以消除在小占空比工作時，斜坡補償對系統帶載能力的影響;當占空比＞30%時，在采樣電壓上疊加斜坡電壓，以消除大占空比工作情況下，電流環路固有的不穩定現象，避免亞諧波震蕩的發生。圖中，Rsense是采樣電阻，Isense是采樣電感電流，gate信號是功率管的導通信號，虛線框內是一個取上升沿電路，對功率管的導通信號取一個上升沿。在功率管剛導通的時候，取沿窄脈沖信號打開開關管M1、M2，對電容C1、C2兩端電壓置0。比較器comp以及電容C1用于設定分段線性區間，文中設定為30%。由電容特性IT=CU知在T時間范圍內，由于電容C1端電壓＜Vref，比較器comp輸出為高，通過邏輯控制，開關管M2導通，M5關斷，電容C2兩端被短路，電容C2上極板開路，電容C2端電壓為0，不進行斜坡補償。在固定開關工作頻率下，通過設置合適的電壓Vref、電流Iref1以及電容C1的容值，可將時間T設定在開關周期的30%，則在時間T內不進行斜坡補償，從而消除了小占空比下造成的過補償問題。當占空比＞30%時，需進行斜坡補償，此時開關管M2關斷，M5導通，Iref2給電容C2充電，產生斜坡電壓，補償的斜坡電壓可計算。當占空比＞30%時，通過設置電流Iref2以及電容C2的容值，采用最大占空比對應的斜率進行補償，可保證在任意占空比下系統電流環路的穩定性。

2仿真驗證

圖5是本文提出的斜坡補償電路仿真波形圖。圖5中，上圖是功率管的導通信號gate，高電平功率管導通，低電平功率管關斷;下圖是電容C2兩端的電壓，即是補償的斜坡電壓。由圖可知，在功率管導通期間，在占空比＜30%時，沒有補償斜坡電壓，當占空比＞30%時，有斜坡補償電壓。仿真結果滿足設計要求。

3結束語