前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的專用集成電路設計方法主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：專用集成電路設計方法范文

1 MPW服務概述

1.1 什么是MPW服務

在集成電路開發階段，為了檢驗開發是否成功，必須進行工程流片。通常流片時至少需要6~12片晶圓片，制造出的芯片達上千片，遠遠超出設計檢驗要求；一旦設計存在問題，就會造成芯片大量報廢，而且一次流片費用也不是中小企業和研究單位所能承受的。多項目晶圓MPW（Multi-Project Wafer）就是將多個相同工藝的集成電路設計在同一個晶圓片上流片，流片后每個設計項目可獲得數十個芯片樣品，既能滿足實驗需要，所需實驗費用也由參與MPW流片的所有項目分攤，大大降低了中小企業介入集成電路設計的門檻。

1.2 MPW的需求與背景

上世紀80年代后，集成電路加工技術飛速發展，集成電路設計成了IC產業的瓶頸，迫切要求集成電路設計跟上加工技術；隨著集成電路應用的普及，集成知識越來越復雜，并向系統靠近，迫切要求系統設計人員參與集成電路設計；為了全面提升電子產品的品質與縮短開發周期，許多整機公司和研究機構紛紛從事集成電路設計。因此，大面積、多角度培養集成電路設計人才迫在眉睫，而集成電路設計的巨額費用成為重要制約因素。

實施MPW技術服務必須有強有力的服務機構、設計部門和IC生產線。

1.3 MPW服務機構的任務

① 建立IC設計與電路系統設計之間的簡便接口，以便于系統設計人員能夠直接使用各種先進的集成電路加工技術實現其設計構想，并以最快的速度轉化成實際樣品。

② 組織多項目流片，大幅度減少IC設計、加工費用。

③ 不斷擴大服務范圍：從提供設計環境、承擔部分設計，到承擔全部設計、樣片生產，以幫助集成電路用戶或開發方完成設計項目。

④ 幫助中小企業實現小批量集成電路的委托設計、生產任務。

⑤ 支持與促進學校集成電路的設計與人才培養。

1.4 MPW技術簡介

（1）項目啟動階段

MPW組織者首先根據市場需要，確定每次流片的技術參數、IC工藝參數、電路類型、芯片尺寸等。設計時的工藝文件：工藝文件由MPW組織者向Foundry（代工廠）索取，然后再由設計單位向MPW組織者索取。提交工藝文件時，雙方都要簽署保密協議。

（2）IP核的使用

參加MPW的項目可使用組織者或Foundry提供的IP核，其中軟核在設計時提供，硬核在數據匯總到MPW組織者或Foundry處理后再進行嵌入。

（3）設計驗證

所有參加MPW的項目匯總到組織者后，由組織者負責對設計的再次驗證。驗證成功后，由MPW組織者將所有項目版圖綜合成最終版圖交掩膜版制版廠，開始流片過程。

（4）流片收費

每個項目芯片價格按所占Block的大小而非芯片實際大小計算。流片完成后，MPW組織者向每個項目提供10~20片裸片。需封裝、測試則另收費。

2 國外MPW公共技術平臺與公共技術服務狀況

（1）MPW服務機構創意

1980年，美國防部軍用先進研究項目管理局(DARPA)建立了非贏利的MPW加工服務機構，即MOS電路設計的實現服務機構MOSIS（MOS Implementation System）服務機構，為其下屬研究部門所設計的各種集成電路尋找一種費用低廉的樣品制作途徑。MPW服務機構與方式的思路應運而生。加工服務內容：從初期的晶圓加工到后續增加的封裝、測試、芯片設計。

（2）MOSIS機構的發展

考慮到MPW服務的技術性，1981年MOSIS委托南加州大學管理。在IC產業劇烈的國際競爭環境下，培養集成電路設計人才迫在眉睫。1985年，美國國家科學基金會NSF支持MOSIS，并和DARPA達成協議，將MPW服務對象擴大到各大學的VLSI設計的教學活動;1986年以后在產業界的支持下，將MPW服務擴大到產業部門尤其是中小型IC設計企業；1995年以后，MOSIS開始為國外的大學、研究機構以及商業部門服務。服務收費：國內大學教學服務免費，公司服務收費，國外大學優惠條件收費，國外公司收費較國內公司要高。

（3）其它國家的MPW服務機構

法國：1981年建立了CMP(Circuit Multi Projects)服務機構，發展迅速，規模與MOSIS接近，對國外服務也十分熱心。1981年至今，已為60個國家的400個研究機構和130家大學提供了服務，超過2500個課題參加了流片。1990年以前，CMP的服務對象主要是大學與研究所，1990年開始為中小企業提供小批量生產的MPW服務。由于小批量客戶的不斷增加，2001年的利潤比2000年增加了30%。

歐盟：歐盟于1995年建立了有許多設計公司加盟的EUROPRACTICE的MPW服務機構，旨在向歐洲各公司提供先進的ASIC、多芯片模塊（MCM）和SoC解決方案，以提高它們在全球市場的競爭地位。EUROPRACTICE采取了"一步到位解決方案"的服務方式，用戶只要與任何一家加盟EUROPRACTICE的設計公司聯系，就可以由該公司負責與CAD廠商、單元庫公司、代工廠、封裝公司和測試公司聯系處理全部服務事項。

加拿大：1984年成立了政府與工業界支持的非贏利性MPW服務機構CMC(Canadian Microelectronics Corporation)聯盟，是加拿大微電子戰略聯盟(Strategic Microelectronics Consortium)的一部分。目前，CMC的成員包括44所大學和25家企業。CMC的服務包括：提供設計方法和其它產品服務，提高成員的設計水平；提供先進的制造工藝，確保客戶的設計質量；提供技術及工藝的培訓。

日本：1996年依托東京大學建立了VLSI設計與教育中心VDEC(VLSI Design and Education Center)，開展MPC（Multi-Project Chip）服務。VDEC的目標是不斷提高日本高校VLSI設計課程教育水平和集成電路制造的支持力度。2001年，共有43所大學的99位教授或研究小組通過VDEC的服務，完成了335個芯片的設計與制造。VDEC與主要EDA供應商都簽有協議，每個EDA工具都擁有500~1000個license；需要時，這些license都可向最終用戶開放。VDEC還對外提供第三方IP的使用，同時，VDEC本身也在從事IP研究。

韓國：1995年，在韓國先進科學技術研究院(Korea Advanced Institute of Science and Technology)內建立了集成電路設計教育中心IDEC(IC Design Education Center)。

可以看出，世界各先進國家都認識到IC產業在未來世界經濟發展中的重要地位，在IC加工技術發展到一定階段后，抓住了IC產業飛速發展的關鍵；在IC應用層面上普及IC設計技術和大力降低IC設計、制造費用，并及時建立有效的MPW服務機構，使IC產業進入了飛速發展期。縱觀各國MPW服務機構不盡相同，但都具有以下特點：

① 政府與產業界支持的非贏利機構；

② 開放性機構，主要為高等學校、研究機構、中小企業服務；

③ 提供先進的IC設計與制造技術，保證設計出的芯片具有先進性與商業價值；

④ 提供IC設計與制造技術的全程服務。

3 我國MPW現狀

我國大陸地區從上世紀80年代后半期開始進入MPW加工服務，從早期利用國外的MPW加工服務機構到民間微電子設計、加工的相關企業、學校聯合的MPW服務，到近期政府、企業介入后的MPW公共服務體系的建設，開始顯露了較好的發展勢頭。

3.1 與國外MPW加工服務機構合作

1986年，北京華大與武漢郵科院合作利用德國的服務機構，免費進行了光纖二、三次群芯片組的樣品制作，使武漢郵科院的通信產品得以更新換代。此后，上海交大、復旦、南京東南大學、北京大學、清華大學、哈爾濱工業大學都從國外的MPW加工服務中獲益匪淺。東南大學利用美國MOSIS機構的MPW加工服務，采用0.25和0.35 ìm的模數混合電路工藝進行了射頻和高速電路的實驗流片。

在與國外MPW服務機構的合作方面，東南大學射頻與光電子集成電路研究所取得顯著成果。建所初期就與美國MOSIS、法國CMP建立合作關系。1998年以境外教育機構身份正式加入MOSIS，同年，利用MOSIS提供的臺灣半導體公司的CMOS工藝設計規則、模型及設計資料開發了基于Cadence軟件設計環境的高速、射頻集成電路，完成了5批0.35ìm、3批0.25ìm CMOS工藝共40多個電路的設計與制造，取得了許多國內領先、世界先進水平成果。2000年東南大學射光所還與法國的CMP組織正式簽訂了合作協議。

為了推動大陸的MPW服務，射光所從2000年開始利用美國MOSIS機構為國內客戶服務，建立了MPW服務網頁，向公眾及時流片時間及加入MPW的流程和手續。2001年，射光所通過MOSIS利用TSMC的0.35和0.25ìm CMOS工藝為清華大學、信息產業部第13所、南通工學院完成了3批10多個芯片的設計制造。目前，10多個高校、研究機構、企業成為射光所MPW成員。

3.2 高校、企業、研究機構合作實現MPW服務

90年代，上海復旦大學開始著手建立國內MPW加工服務機構；1995年，無錫上華微電子公司開始承擔MPW加工服務，并于1996年組織了第一次MPW流片；1997年至1999年在上海市政府的支持下，連續組織了6次MPW流片，參加項目有82個；2000年受國家火炬計劃、上海集成電路設計產業化基地、上海市科委及上海集成電路設計研究中心委托又組織了3次35個項目的MPW流片。清華大學與無錫上華合作，針對上華工藝，開發了0.6ìm單元庫，開始了MPW加工服務，并將校內的工藝線用于MPW加工服務。近年來，在863 VLSI重大項目規劃指引下，在上海、北京、深圳、杭州等地陸續成立了集成電路產業化基地，進一步推動了MPW加工服務的開展。清華大學從2000年開始，利用上華0.6ìm CMOS工藝為本校以及浙江大學、合肥工業大學組織了4次MPW流片，總共實現了106項設計；上海集成電路設計研究中心與復旦大學，于2001年利用上華1.0和0.6ìm CMOS工藝和TSMC的0.3ìm CMOS工藝，為產業界、教育界進行了8次MPW流片，實現了109個設計項目。

隨著中國半導體工業飛速發展，將會在更多的先進工藝生產線為MPW提供加工服務，許多境外的半導體公司也在積極支持我國的MPW加工服務。隨著上海、北京多條具有國際先進水平的深亞微米CMOS工藝線的建成，國家級的MPW計劃會得到飛速發展。

3.3 臺灣地區的MPW加工服務

1992年在臺灣科學委員會的支持下，成立了集成電路設計和系統設計研究中心CIC。其目的是對大專院校的集成電路/系統設計提供MPW服務，對集成電路/系統設計人員進行培訓，并推動產業界與學院的合作研究項目。到目前為止，CIC已為超過100家的臺灣院校提供了MPW服務，總計有3909個IC項目流片成功，其中，76家大專院校有3423項，40多家研究所和產業界有486項。在EDA工具方面，有多家的IC/SYSTEM設計工具已運用在MPW的設計流程中。到目前為止，已有91家大專院校安裝了14 100多個EDA工具的許可證，另外，0.6ìm 1P3M CMOS、0.35ìm1P4M CMOS、0.25 ìm1P5M CMOS和0.18ìm1P6M CMOS的標準單元庫已開始使用。除了常規MPW服務，CIC還向大專院校提供培訓：2001年有7000人次，每年還有2次為產業界提供的高級培訓。

臺灣積體電路制造股份公司（臺積公司：TSMC）從1998年提供MPW服務，成為全球IC設計的重要伙伴。2000年以來臺積公司提供了100多次MPW服務，并完成了1000個以上IC芯片項目的研制。目前，臺積公司已分別與上海集成電路設計研究中心、北京大學微處理器研究開發中心合作，提供MPW服務。

4 我國大陸地區MPW服務基地的建設

由于大陸地區原有微電子研究機構的歷史配置，在進入基于MPW服務方式后，這些研究機構先后都介入了IC設計的MPW服務領域，并開始建立相應的MPW服務基地。

4.1 上海復旦大學與集成電路設計研究中心（ICC）

上海復旦大學專用集成電路與系統國家重點實驗室在上海市政府支持下，于1997年成立了"上海集成電路設計教育服務中心"。主要任務是IC設計人才培養和組織MPW服務。1997~1999年組織了6次MPW流片。2000~2001年上海市科委設立"上海多項目晶圓支援計劃"，把開展MPW列為國家集成電路設計上海產業化基地的重點工作。在市科委組織下，復旦大學專用集成電路與系統國家重點實驗室與ICC實現強強聯合，面向全國，于2000年組織了3次、2001年組織了5次MPW流片。ICC于2001年底正式與TSMC達成合作協議，開展0.35ìm MPW流片服務。2002年與中芯國際集成電路制造（上海）有限公司（SMIC）合作推出本土0.35ìm及以下工藝的MPW流片服務。從ICC設立的網站(icc.sh.cn) 可了解MPW最新動態和幾乎所有的MPW服務信息。

4.2 南京東南大學射頻與光電子集成電路研究所

1998年，南京東南大學射光所以境外教育機構的身份正式加入美國MOSIS，并簽訂有關協議，由此可獲得多種工藝流片服務。2000年5月與法國的CMP簽訂了合作協議。1999年底受教育部委托，舉辦了"無生產線集成電路設計技術"高級研討班。從2000年開始建立了MPW服務網頁，通過網頁向公眾公布流片時間及加入MPW的流程和手續，目前，高速數字射頻和光電芯片測試系統已開始運行，準備為全國超高速數字、射頻和光電芯片研究提供技術支持，有許多高校、研究單位、公司已成為射光所MPW成員。

4.3 國家集成電路設計產業化（北京）基地MPW加工服務中心

在北京市政府的支持與直接參與下建立了"北京集成電路設計園有限責任公司"。正在建設中的國家集成電路設計產業化（北京）基地MPW加工服務中心由北京華興微電子有限公司為承擔單位，聯合清華大學、北京大學共同建設。

4.4 北方微電子產業基地TSMC MPW技術服務中心

第2篇：專用集成電路設計方法范文

1、概述

現場可編程門陣列FPGA（Field-Programmable Gate Array）是由復雜可編程邏輯器件CPLD（Complex-Programmable Logical Device）發展而來。其功能強大，設計靈活。設計性能能夠與ASIC媲美。而且，性能價格比也可以與ASIC抗衡。因此，FPGA在嵌入式系統設計領域越來越重要。

FPGA的基本結構由以下幾個部分：CLB（Configurable Logic Blocks）、IOB（Input/Output Blocks）和PI（Programmable Interconnection）。隨著工藝的進步和應用需求，一般在FPGA中還包含以下可選結構：Memory、數字時鐘管理單元、Select I/O、乘法器和加法器、硬IP核和微處理器等。隨著FPGA性能提高和設計人員能力提高，FPGA將進一步擴大可編程芯片領地，使專用芯片更高端和超復雜。[1]

2、可編程片上系統（SOPC）

可編程片上系統（SOPC）是一種特殊的嵌入式系統。片上是指由單個芯片完成整個系統的主要邏輯功能；可編程使其具有靈活的設計方式，可以裁剪、擴充、升級。并且，SOPC結合了SOC和FPGA各自的優點，具備軟硬件在系統可編程的功能。

SOPC至少包含一個嵌入式處理器內核，具有小容量片內高速RAM，一部分IP Core（簡稱IP），大量的片上可編程邏輯，處理器調試接口和FPGA編程接口等。SOPC設計技術涵蓋了嵌入式系統設計技術的全部內容。包含以處理器和實時多任務操作系統為中心的軟件設計技術、以PCB和信號完整性分析為基礎的電路設計技術及軟硬件協同設計技術。[2]

3、IP資源復用理念與IP Core設計

IP資源復用是指在集成電路設計中，通過繼承、共享或購買所需的知識產權內核，利用EDA工具進行設計、綜合和驗證，加速流片設計過程，降低開發風險。IP核復用技術已逐漸成為現代ASIC設計的重要手段，不僅應用于專用集成電路設計，也廣泛使用于基于FPGA的嵌入式系統設計領域。設計師傾向于使用IP內核保持和提高產量。

由于芯片設計越來越復雜，設計周期就成為必須重視的指標。產品面市時間對保證占領市場的成功率至關重要。設計師不斷尋求縮短設計周期的方法，更為有效的設計方式。基于FPGA的系統設計，要善于利用IP內核和可編程邏輯。

IP核設計必須遵循一定的規范和準則，包括編碼風格和項目模板規定。編寫風格基于HDL的IP Core源碼編寫的指導性文檔。其可讀性關系到IP核的訪問和集成難易程度。風格一般包含幾個方面的約定：文件頭和版本說明、聯機注釋、命名規則、可綜合編碼等。項目模板規定了完成一個IP核設計必需的主要內容及文檔，包含幾個方面的內容：項目定義、接口說明、系統結構和模塊、設計文檔說明、測試驗證報告、約束和實現、版本說明、試用評價以及參考文獻等，直接關系到IP Core的集成難易。[3]

4、基于Altera EP2C70 Cyclone II FPGA設計

以實施LCD（型號CFAH1602B-TMC-JP液晶）顯示功能驗證為例，說明基于FPGA的電路設計，步驟如下：

(1)利用Quartus II創建新工程。在PC上，啟動“QuartusⅡ”設計軟件，創立新工程。選擇設計電路所用的FPGA器件和件型號。

(2)利用“SOPC Builder”工具產生新電路。利用Quartus II軟件自帶的設計工具SOPC Builder，產生電路系統，如圖1所示。

圖2所示“SOPC Builder”工具頁面，左側部分“System Contents”欄下顯示的是Altera公司提供的共用IP core，每個“+”號下有一個或者幾個IP。如果用戶還需要其他IP，有三種途徑可以獲得：一則簡單的IP可以從網絡上下載；再就是復雜專用的IP可以從專門制作IP core的公司購買申請許可；另外也可以用戶編寫。

在“SOPC Builder”工具頁面里，以IP形式添加的硬件會在默認空白區出現，并且可以修改、刪除，在默認空白區還顯示硬件的主從關系。

(3)利用共用IP核準確配置電路系統。定義時鐘、增加用來保存 Nios程序的片上存儲器（On Chip Memory(RAM or ROM)）、增加 Nios II/s處理器（Nios II Processor）、增加調試接口（JTAGUART）、增加字符LCD（Character LCD）等電路所需IP核。SOPC Builder工具可以自動連接大部分的主從關系。

(4)利用“SOPC Builder”工具產生“.ptf”文件。

(5)編寫頂層文件或者畫原理圖，例化“nios0”電路系統

(6)分配管腿

(7)電路硬件編譯

第3篇：專用集成電路設計方法范文

對于這類比較器的設計,減小失調電壓是一個大的設計挑戰,常用的技術有輸入失調存儲和輸出失調存儲等。在文獻[10]中,介紹了同時采用輸入失調存儲和輸出失調存儲兩種技術的自動歸零高速比較器。以上文獻介紹的比較器的輸出級都是由使用正反饋環的高速鎖存器組成的,但是,對于連續時間的鑒別器,其輸出級需要采用電流放大器來代替[11],因為光電探測器的輸出多為電流信號,所以電流模式的比較器[12]在前端電子中也比較受歡迎。在上述文獻中,提出采用正反饋機制來提高電流鏡的響應速度。對于光電探測器,輸出電流的幅度和它們下降沿的斜率與入射的電荷數有關。入射的電荷數不同,下降沿的斜率也不同,這將導致一個稱為“時間偏移”的誤差。時間移步是探測器前端電子的固有誤差,可以通過測量測得,并通過非在線的程序糾正。但是,采用恒比定時鑒別器的在線校正是另一個解決方案。峰值探測采樣和保持經過成形的脈沖波形包含了反映被探測器粒子的能量信息,為了完成能量測量,這個脈沖電壓的峰值應該被探測、采樣并保持,為后續的數字化做準備。因此,峰值探測器是前端電子一個重要模塊。目前,峰值探測有三種常用的方法。第一種是對于經過CR-RC成形或半高斯成形的脈沖,可以用一個固定的延遲信號來采樣峰值電壓[13]。這是因為,對所有輸入電荷量級,經過調制的脈沖都有相同的成形時間。可以利用鑒別器采樣到的時間標記信號經過一個精確的延時電路來實現。這種方法一般采用一個采樣信號控制的開關-電容模擬存儲器來實現,精確延時采用一個單穩態電路(Monostablecir-cuit)實現。第二種是,峰值電壓可采用一個專用的峰值跟蹤采樣保持電路[14],這樣峰值的探測與時間標記無關。第三種是借助于高速ADC采樣成形過的脈沖電壓,然后采用擬合算法恢復這個重建脈沖,并算出其最高點的電壓[15]。這種電路是新穎的前端電子,目前還在實驗階段。模擬-數字轉換隨著VLSI和計算機科學的發展,前端電子也進入了“盡快進入數字世界(Godigitalassoonaspossible)”的時代,這種需求推動了高分辨率、高速和低功耗的ADC的開發。近年來,集成ADC技術的發展使得將ADC集成到前端讀出ASIC中成為一種可能,因此,信號數字化成為前端電子開發中的一個重要部分。這里,模擬-數字轉換指的是將模擬電壓信號轉換成數字信號的操作。模擬到數字的轉換一般包括兩部分:采樣/保持(S/H)操作和數字量化。對于一個時間連續的輸入信號Vin,ADC輸出一系列數字碼。對于輻射探測器應用,多通道和高于6位的動態范圍是很平常的,選擇一個合適的ADC用于特殊應用是一個非常困難的工作,現在很多ADC結構都可以作為候選。在文獻[16]中,作者調查了過去20年中將近1000個商業ADC的指標和性能,給出了不同結構ADC的特點和應用場合。對于PET前端電子系統,快閃(Flash)結構一般被排除在外,雖然它能夠獲得超高速,但是其消耗的大功率和電路面積大不符合前端電子系統中需要的高分辨率和多通道要求。半快閃(Half-Flash)和流水線(Pipeline)結構是很多現代商業ADC的基礎,能很好地滿足要求,但是這些ADC,特別是在很好的微分非線性需要的情況下,設計復雜度較大。逐次逼近ADC設計相對簡單,但是如果需要大動態范圍和好的線性度,它們的面積讓人望而卻步。Σ-ΔADC結構能夠獲得高達24位的分辨率,但是,它的速度一般限制在1MS/s以下。最后,單斜坡或Wilkinson結構的優勢是低功耗和多通道,但是其采樣率由分辨率和參考時鐘頻率限定,當時鐘為100MHz,一個12位單斜坡ADC的采樣率僅幾百kS/s。Wilkinson結構非常適合于前端電子高分辨率多通道的要求,并且廣泛應用于前端電子系統中。時間-數字轉換TDC是量化兩個信號(定義為“Start”和“Stop”)之間的微小時間間隔并提供這個時間間隔的數字信號表示的基本電子器件,它的功能如同一個量化電壓的ADC,只是TDC處理的模擬量是時間,而ADC處理電壓信號。其概念和轉換曲線如圖5(a)和(b)所示,所測時間間隔為Start信號和Stop信號上升沿50%處的相位差。在圖5(c)中,輸入模擬量為時間,輸出量為二進制數字碼。由于受到非匹配和噪聲的影響,實際的轉換曲線一般偏移理想的曲線并生成量化誤差。

PET前端讀出電路芯片的研究進展

上個世紀80年代后期,專用集成電路技術開始應用于PET成像系統的前端電子中,前端讀出電路的設計與具體的應用、所用的探測器模塊和總體的系統性能相關,因而,開發前端電路芯片對專用集成電路設計者來說是一項全定制的復雜工作。早期PET用VLSI研究早在1988年,文獻[23]介紹了PET成像前端的VLSI體系結構,但是,沒有發現所提結構的進一步實現的報告,原因是第一代PET是一個二維成像儀器,不需要復雜的前端電子。5年后,應用于高分辨率PET掃描儀的數字前端電子專用集成電路實現由D.Newport等人發表[24],該專用集成電路由37000門數字電路組成,采用1μmCMOS門海工藝實現,前端電子的組織依舊是采用離散器件組成的電路在PCB上實現。用于PMT的專用集成電路1997年,W.Wai-hoi等人介紹了采用四象限PMT探測器陣列的可變場PET照相機的前端電子[25],這個工作建立了基于PMT的PET前端電子系統的基本結構,采用四象限PMT探測器陣列的PET系統是早期開發中的重要一支。2002年,B.Swann等人介紹了一款用于這個PET系列的全定制混合信號CMOS集成電路[26],所提出的芯片采用0.5μm的標準CMOS工藝用于LSO/PMT探測器模塊,集成了前端讀出電路和時間測量電路,其時間分辨率為312.5ps,這個值在當時是相當先進的,但是,能量數字化電路沒有和其他模塊一起集成。這個芯片的測量結果和特性在文獻[27]中發表,基于這顆芯片的電子系統也兼容基于BGO的探測器模塊。用于APD的專用集成電路1999年,文獻[28]介紹了一個新穎的基于APD的探測器模塊,用于多模PET/SPECT/CT掃描儀,這拉開了用于APD探測器的專用電路芯片的序幕。同時,小動物PET的概念也開始出現,一些科學家開始致力于這些系統的前端電子的開發。在2001年和2002年的IEEE核科學和醫學成像國際會議上,大量文章涉及了APD前端信號處理芯片。在文獻[29]中,M.L.Woodring等人介紹了一款基于APD的小動物PET前端讀出芯片。另外,用于小動物PET的前端電子和數據采集方法也在文獻[30-31]中得到報道。2004年,因為位置靈敏的APD比PMT具備更好的性能,致力于APD探測器的前端讀出電路變得越來越重要。但是,APD生成的信號比PMT弱,以至于為PMT開發的傳統技術不能直接用在APD的讀出上。因而,需要開發新穎的前端電子,特別是低噪聲的前端讀出電路。文獻[32-35]等主要介紹了基于APD的PET系統的低噪聲前端電路和信號處理技術。這些貢獻為后續的研究打下了堅實的基礎。用于TOFPET的專用集成電路傳統的PET成像系統中飛行時間信息只決定兩個被探測的光子是否處于時間符合窗口來判斷它們是否來自同一個湮滅時間,它不能用來決定響應直線上的兩個光子源,因此,響應線上的所有位置發射的概率相同,飛行時間的信息不能為圖像重建提供幫助。但是,TOFPET成像系統利用飛行時間差來更好的定位發射光子的湮滅位置[36-37]。具備“飛行時間”功能的PET需要一個時間-數字轉換器(TDC)來測量兩個光子從湮滅位置到晶體的時間間隔。由于需要高分辨率的時間甄別和諸如“時間偏移(TimeWalk)”等問題,使用高精度TDC需要考慮新穎的前端讀出芯片的結構。文獻[38]介紹了一個用于TOFPET的多通道讀出專用電路芯片,該芯片可以獲得105ps(FWHM)的固有時間精度。采用LYSO晶體和PMT的原型系統可以獲得330ps的符合時間分辨率,采用22Na示蹤劑和片上電荷積分電路能夠獲得13%的能量分辨率。用于帶DOI的PET的專用集成電路對于某些PET來說,測量反應深度可以提供更精確的湮滅位置。文獻[39]介紹了一款64通道的混合信號前端集成電路,用于讀取基于LSO晶體和光電二極管的PET前端信號。這個PET需要測量反應深度(DOI,Depthofinteraction),每個通道由一個低噪聲電荷靈敏放大器、一個CR-RC脈沖成形器和一個“勝者為王”(Winner-take-all)多路復用器。這個復用器能夠選擇有最大信號的通道,其好處是該模擬復用器不需要譯碼電路。J.F.Pratte等人在文獻[40]中也介紹了一個快速成形放大器,應用于基于APD帶DOI的PET/CT,電路采用0.35μm的標準CMOS工藝制造,獲得1.49ns的時間分辨率。國內PET系統及前端讀出芯片設計技術研究進展國內研究和開發PET成像系統晚于西方發達國家,但已經小有成就。在PET整機方面,中科院高能物理研究所[41]從1983年開始研制PET成像設備,三年后研制出第一臺樣機。1992年高能所與廣州威達公司合作研制第一臺兩環PET,并于兩年后交付醫院臨床使用,后來又對原有PET進行了升級改造。2005年,高能所研制成功第一臺小型PET成像系統。其次,東軟集團在2005年引進美國派斯通公司技術,成立“沈陽東軟派斯通醫療系統有限公司”作為PET的生產研發基地,于2009年在沈陽研制成功東軟Truesight系列PET,包括NSP-P8和NSP-P6C兩個型號的產品,已經達到國際同類產品的先進水平,填補了我國在大型高尖端醫療裝備領域的一項空白,并獲得了美國FDA(美國食品藥物管理局)認證。東軟成為我國第一家能夠生產并面向國際市場銷售PET的公司[42]。另外,2010年12月23日,華中科技大學PET儀器開發與多模醫學成像實驗室研制的PET樣機,是我國制成的第二臺小動物PET樣機,也是國內第一臺從源頭創新,自主開發的全數字化平板PET樣機[43]。目前,國內中國科技大學、清華大學、湖南大學等開始了PET前端電子的研究。王永綱介紹了基于雪崩光電二極管(APD)陣列的PET探測器模塊電子學[44]。相關文獻[45-46]介紹了采用FPGA成功實現了模數轉換電路(ADC)和時數轉換電路(TDC)。另外,浙江大學、東南大學、四川大學等高校也開始了PET系統、圖像重建和應用等方面的研究,但是沒有單片集成的多通道前端讀出和信號處理電路系列芯片的相關報道。西北工業大學嵌入式系統集成教育部工程研究中心于2007年4月開始啟動生物醫學成像應用的前端讀出芯片研發項目,通過與法國斯特拉斯堡大學(UniversityofStras-bourg,France)合作,重點展開了PET成像系統前端讀出電路芯片的研發。目前,已經研制了用于PET成像系統的低噪聲多通道前端讀出電路、高分辨率多通道TDC和ADC等原型電路芯片[47-49]。

PET前端讀出芯片發展動態分析

近幾年來,隨著小動物PET的開發,時空分辨率變得越來越小,例如,MicroPET-II[50]的空間分辨率已經減小到1mm3,時間分辨率下降到500ps,這使得前端專用集成電路的設計越來越難。因而,需要新的前端電路結構和信號處理技術。J.D.Martinez等人在文獻[51]中發表了他們關于PET成像高速數據采集和數字信號處理系統的工作,主要用于乳腺癌的探測和外科手術指導,這是首次提出采用數字信號處理器(DSP)來處理前端數據采集和處理,這個主意實際上激發了在PET前端電子集成DSP的趨勢。關于這個主題的研究還可以在文獻[15,52-53]中找到。這些新穎的電子包括:一是采用高速ADC和數字處理算法的流水線結構,其原理來自光傳感器信號中的流水線處理技術采用的結構,在經過讀出、成形和高速采樣之后,前端信號采用數字濾波和專用算法進行能量和時間提取,在存儲之前先進行數據處理和選擇。這種方法也被P.Guerra等人提出[52],而且他們還介紹了高分辨率PET掃描儀的新穎嵌入式數字前端。這種方法最近被J.F.Genat等人再次提出,用于皮秒級時間測量。比較常用的其他方法,采用高速ADC和DSP技術可以獲得幾個皮秒的精度。二是集成前端能量測量電路、時間測量電路和模擬-數字接口的單片前端讀出芯片,這樣,每個前端讀出芯片的能量和時間信息均為數字輸出,這些數字信號可以簡單和高效地讀出,而且可以用FPGA和成像專用數字信號處理器來處理采集到的數據。相關的產品已經可從TexasInstruments公司找到[54]。另外,文獻[55]中提出了一個多閾值電壓采樣和時間測量的數據處理方法。這種方法假定探測器輸出信號可以建模成一個線性直線和指數曲線的數學模型,設置不同的閾值電壓,可以采樣到兩個點之間的時間間隔,利用數字信號處理算法可以重建原始探測器輸出信號,從而可以通過軟件獲得相應的能量和時間信息。

結論和展望

第4篇：專用集成電路設計方法范文

【關鍵詞】微電子；延伸領域；發展方向

1.引言

微電子技術是隨著集成電路，尤其是大規模集成電路發展起來的一門新技術。微電子產業包括系統電路設計，器件物理，工藝技術，材料制備，自動測試及封裝等一系列專門的技術的產業。微電子產業發展非常迅速，它已經滲透到了國民經濟的各個領域，特別是以集成電路為關鍵技術的電子戰和信息戰都要依托于微電子產業。

微電子技術是微電子產業的核心，是在電子電路和系統的超小型化和微型化的過程中逐漸形成和發展起來的。微電子技術也是信息技術的基礎和心臟，是當今發展最快的技術之一。近年來，微電子技術已經開始向相關行業滲透，形成新的研究領域。

2.微電子技術概述

2.1 認識微電子

微電子技術的發展水平已經成為衡量一個國家科技進步和綜合國力的重要標志之一。因此，學習微電子，認識微電子，使用微電子，發展微電子，是信息社會發展過程中，當代大學生所渴求的一個重要課程。

生活在當代的人們，沒有不使用微電子技術產品的，如人們每天隨身攜帶的手機；工作中使用的筆記本電腦，乘坐公交、地鐵的IC卡，孩子玩的智能電子玩具，在電視上欣賞從衛星上發來的電視節目等等，這些產品與設備中都有基本的微電子電路。微電子的本領很大，但你要看到它如何工作卻相當難，例如有一個像我們頭腦中起記憶作用的小硅片―它的名字叫存儲器，是電腦的記憶部分，上面有許許多多小單元，它與神經細胞類似，這種小單元工作一次所消耗的能源只有神經元的六十分之一，再例如你手中的電話，將你的話音從空中發射出去并將對方說的話送回來告訴你，就是靠一種叫“射頻微電子電路”或叫“微波單片集成電路”進行工作的。它們會將你要表達的信息發送給對方，甚至是通過通信衛星發送到地球上的任何地方。其傳遞的速度達到300000KM/S，即以光速進行傳送，可實現雙方及時通信。

“微電子”不是“微型的電子”，其完整的名字應該是“微型電子電路”，微電子技術則是微型電子電路技術。微電子技術對我們社會發展起著重要作用，是使我們的社會高速信息化，并將迅速地把人類帶入高度社會化的社會。“信息經濟”和“信息社會”是伴隨著微電子技術發展所必然產生的。

2.2 微電子技術的基礎材料――取之不盡的硅

位于元素周期表第14位的硅是微電子技術的基礎材料，硅的優點是工作溫度高，可達200攝氏度；二是能在高溫下氧化生成二氧化硅薄膜，這種氧化硅薄膜可以用作為雜質擴散的掩護膜，從而能使擴散、光刻等工藝結合起來制成各種結構的電路，而氧化硅層又是一種很好的絕緣體，在集成電路制造中它可以作為電路互聯的載體。此外，氧化硅膜還是一種很好的保護膜，它能防止器件工作時受周圍環境影響而導致性能退化。第三個優點是受主和施主雜質有幾乎相同的擴散系數。這就為硅器件和電路工藝的制作提供了更大的自由度。硅材料的這些優越性能促成了平面工藝的發展，簡化了工藝程序，降低了制造成本，改善了可靠性，并大大提高了集成度，使超大規模集成電路得到了迅猛的發展。

2.3 集成電路的發展過程

20世紀晶體管的發明是整個微電子發展史上一個劃時代的突破。從而使得電子學家們開始考慮晶體管的組合與集成問題，制成了固體電路塊―集成電路。從此，集成電路迅速從小規模發展到大規模和超大規模集成電路，如圖1所示。

圖1 集成電路發展示意圖

集成電路的分類方法很多，按領域可分為：通用集成電路和專用集成電路；按電路功能可分為：數字集成電路、模擬集成電路和數模混合集成電路；按器件結構可分為：MOS集成電路、雙極型集成電路和BiIMOS集成電路；按集成電路集成度可分為：小規模集成電路SSI、中規模集成電路MSI、大規模集成電路LSI、超導規模集成電路VLSI、特大規模集成電路ULSI和巨大規模集成電路CSI。

隨著微電子技術的發展，出現了集成電路（IC），集成電路是微電子學的研究對象，其正在向著高集成度、低功耗、高性能、高可靠性的方向發展。

2.4 走進人們生活的微電子

IC卡，是現代微電子技術的結晶，是硬件與軟件技術的高度結合。存儲IC卡也稱記憶IC卡，它包括有存儲器等微電路芯片而具有數據記憶存儲功能。在智能IC卡中必須包括微處理器，它實際上具有微電腦功能，不但具有暫時或永久存儲、讀取、處理數據的能力，而且還具備其他邏輯處理能力，還具有一定的對外界環境響應、識別和判斷處理能力。

IC卡在人們工作生活中無處不在，廣泛應用于金融、商貿、保健、安全、通信及管理等多種方面，例如：移動電話卡，付費電視卡，公交卡，地鐵卡，電子錢包，識別卡，健康卡，門禁控制卡以及購物卡等等。IC卡幾乎可以替代所有類型的支付工具。

隨著IC技術的成熟，IC卡的芯片已由最初的存儲卡發展到邏輯加密卡裝有微控制器的各種智能卡。它們的存儲量也愈來愈大，運算功能越來越強，保密性也愈來愈高。在一張卡上賦予身份識別，資料（如電話號碼、主要數據、密碼等）存儲，現金支付等功能已非難事，“手持一卡走遍天下”將會成為現實。

3.微電子技術發展的新領域

微電子技術是電子科學與技術的二級學科。電子信息科學與技術是當代最活躍，滲透力最強的高新技術。由于集成電路對各個產業的強烈滲透，使得微電子出現了一些新領域。

3.1 微機電系統

MEMS（Micro-Electro-Mechanical systems）微機電系統主要由微傳感器、微執行器、信號處理電路和控制電路、通信接口和電源等部件組成，主要包括微型傳感器、執行器和相應的處理電路三部分，它融合多種微細加工技術，并將微電子技術和精密機械加工技術、微電子與機械融為一體的系統。是在現代信息技術的最新成果的基礎上發展起來的高科技前沿學科。

當前，常用的制作MEMS器件的技術主要由三種：一種是以日本為代表的利用傳統機械加工手段，即利用大機械制造小機械，再利用小機械制造微機械的方法，可以用于加工一些在特殊場合應用的微機械裝置，如微型機器人，微型手術臺等。第二種是以美國為代表的利用化學腐蝕或集成電路工藝技術對硅材料進行加工，形成硅基MEMS器件，它與傳統IC工藝兼容，可以實現微機械和微電子的系統集成，而且適合于批量生產，已成為目前MEMS的主流技術，第三種是以德國為代表的LIGA（即光刻，電鑄如塑造）技術，它是利用X射線光刻技術，通過電鑄成型和塑造形成深層微結構的方法，人們已利用該技術開發和制造出了微齒輪、微馬達、微加速度計、微射流計等。

MEMS的應用領域十分廣泛，在信息技術，航空航天，科學儀器和醫療方面將起到分別采用機械和電子技術所不能實現的作用。

3.2 生物芯片

生物芯片（Bio chip）將微電子技術與生物科學相結合的產物，它以生物科學基礎，利用生物體、生物組織或細胞功能，在固體芯片表面構建微分析單元，以實現對化合物、蛋白質、核酸、細胞及其他生物組分的正確、快速的檢測。目前已有DNA基因檢測芯片問世。如Santford和Affymetrize公司制作的DNA芯片包含有600余種DNA基本片段。其制作方法是在玻璃片上刻蝕出非常小的溝槽，然后在溝槽中覆蓋一層DNA纖維，不同的DNA纖維圖案分別表示不同的DNA基本片段。采用施加電場等措施可使一些特殊物質反映出某些基因的特性從而達到檢測基因的目的。以DNA芯片為代表的生物工程芯片將微電子與生物技術緊密結合，采用微電子加工技術，在指甲大小的硅片上制作包含多達20萬種DNA基本片段的芯片。DNA芯片可在極短的時間內檢測或發現遺傳基因的變化，對遺傳學研究、疾病診斷、疾病治療和預防、轉基因工程等具有極其重要的作用。生物工程芯片是21世紀微電子領域的一個熱點并且具有廣闊的應用前景。

3.3 納米電子技術

在半導體領域中，利用超晶格量子阱材料的特性研制出了新一代電子器件，如：高電子遷移晶體管（HEMT），異質結雙極晶體管（HBT），低閾值電流量子激光器等。

在半導體超薄層中，主要的量子效應有尺寸效應、隧道效應和干涉效應。這三種效應，已在研制新器件時得到不同程度的應用。

（1）在FET中，采用異質結構，利用電子的量子限定效應，可使施主雜質與電子空間分離，從而消除了雜質散射，獲得高電子遷移率，這種晶體管，在低場下有高跨度，工作頻率，進入毫米波，有極好的噪聲特性。

（2）利用諧振隧道效應制成諧振隧道二極管和晶體管。用于邏輯集成電路，不僅可以減小所需晶體管數目，還有利于實現低功耗和高速化。

（3）制成新型光探測器。在量子阱內，電子可形成多個能級，利用能級間躍遷，可制成紅外線探測器。

利用量子線、量子點結構作激光器的有源區，比量子阱激光器更加優越。在量子遂道中，當電子通過隧道結時，隧道勢壘兩側的電位差發生變化，如果勢壘的靜電能量的變化比熱能還大，那么就能對下一個電子隧道結起阻礙作用。基于這一原理，可制作放大器件，振蕩器件或存儲器件。

量子微結構大體分為微細加工和晶體生長兩大類。

4.微電子技術的主要研究方向

目前微電子技術正朝著三個方向發展。第一，繼續增大晶圓尺寸并縮小特征尺寸。第二，集成電路向系統芯片（system on chip，SOC）方向發展。第三，微電子技術與其他領域相結合將產生新產業和新學科，如微機電系統和生物芯片。隨著微電子學與其他學科的交叉日趨深入，相關的新現象，新材料，新器件的探索日益增加，光子集成如光電子集成技術也不斷發展，這些研究的不斷深入，彼此間的交叉融合，將是未來的研究方向。

參考文獻

[1]高勇，喬世杰，陳曦.集成電路設計技術[M].科學出版社，2011.

[2]常青，陶華敏，肖山竹，盧煥章.微電子技術概論[M].國防工業出版社，2006.

[3]王穎.集成電路版圖設計與TannerEDA工具的使用[M].西安電子科技大學出版社，2009.

[4]畢克允.微電子技術[M].國防工業出版社，2000.

[5]于寶明，金明.電子信息[M].東南大學出版社，2010.

[6]王琪民，劉明候.秦豐華.微機電系統工程基礎[M].中國科學技術大學出版社，2010.

第5篇：專用集成電路設計方法范文

10月28-29日,中國國際物聯網(傳感網)大會在國家傳感網示范中心――無錫市隆重舉行。大會以“迎接智能時代”為主題,分設“物聯網技術及商業應用高峰論壇”和“物聯網投融資高峰論壇”兩場論壇。

在物聯網技術及商業應用高峰論壇上,物聯網技術應用和城市智能化將成為全球物聯網產業大玩家們關注的焦點。思科全球高級副總裁白高麟博士,藍色巨人IBM公司大中華區董事長錢大群先生,全球芯片業的老大――英特爾公司中國區董事總經理陳偉博士,西門子中國研究院院長徐亞丁博士,全球最大的軟件企業微軟大中華區首席技術執行官張湘輝博士,本土著名安防企業博康集團總裁李璞先生,傳感領域全球著名的企業村田公司中國區副總裁孫泉先生悉數到場,深度解析物聯網產業發展方向、趨勢和面臨的挑戰,探討政府如何通過發展物聯網產業推動產業升級物聯網核心技術及發展方向、物聯網技術商業化、企業如何通過應用物聯網技術改造傳統產業。

大會同期舉行“2010中國物聯網技術及產品展”,IBM、微軟、中國移動、中國電信、中國聯通、國家廣電、華為、大唐、東軟、用友等著名企業紛紛參展,展會圍繞“采集、傳輸、處理、應用”四大核心領域,全面展示物聯網產業鏈上各個關鍵環節的新技術、新產品、新裝備、新工藝和新的解決方案,展示物聯網在工業、電力、物流、交通、安防、環保、醫療、銀行、廣電、家居等領域的全新應用。

2010亞洲國際動力傳動

與控制技術展覽會上海召開

2010亞洲國際動力傳動與控制技術展覽會(簡稱PTCASIA)與2010亞洲國際物流技術與運輸系統展覽會(簡稱亞洲物流展)于10月25-28日在上海新國際博覽中心隆重舉行。

自1991年以來,亞洲國際動力傳動與控制技術展覽會已連續成功舉辦十四屆,確立了其在該領域中的國際地位并成為目前同類展會中亞洲最大、世界第二大的國際知名品牌展覽會。自創辦以來,PTC AISA展出面積不斷擴大,專業觀眾成倍增加,已成為全球基礎零部件行業重要的展示交易平臺。而中國市場的無限商機無疑將成為PTC ASIA取得更多輝煌的巨大動力和保障!2009年,在全球遭遇金融危機的襲擊下,PTC ASIA逆勢而上,以1,307家展商、71,000平方米的展出面積在茫茫商海中樹起行業發展風向標!來自全球90多個國家和地區的47,330名專業觀眾更為展商帶來了最切實的商業收益和最具價值的現場溝通!

2010年,PTC ASIA以更多熱點話題和創新服務給觀眾帶來了超越想象的收獲:超過1500家展商、來自德國、意大利、美國、英國、法國、西班牙、韓國和中國臺灣等的國際展團、80,000平方米展出面積、60,000余名專業觀眾及專業買家參加了本次展會。

博通收購4G移動芯片公司Beceem

博通(Broadcom)已經宣布收購Beceem Communications,進軍智能手機、電腦和消費電子產品無線連接市場。Beceem是一家第四代(4G)無線通信系統的半導體平臺專業供應商。

博通預計將向這家位于美國加州的Beceem支付約3.16億美元,這筆交易將使得博通的業務從3G/2G迅速延伸至新興的4G市場。

Beceem生產的芯片用于LTE和WiMax網絡,屬于第四代無線半導體技術。博通已經開發了蘋果iPad及手機、家庭網絡和無線基礎設施數據傳輸芯片,隨著電子設備的旺盛需求,其收入一直在強勁增長。博通公司表示,收購Beceem將使公司有能力“加快向市場提供”集成的廉價4G設備。

MIPS科技加入臺積電IP聯盟

美普思科技公司近日宣布,已加入臺積電(TSMC)軟IP聯盟計劃(Soft IP Alliance Program),以加速客戶的產品上市時間。通過軟IP計劃,臺積電將提供特定的設計文件與技術信息,使MIPS和其它聯盟伙伴可針對臺積電工藝技術優化 IP 內核。這些公司還將根據臺積電的技術路線圖展開合作,互相交流IP開發與工藝技術,以加快IP的準備就緒。

深圳市惠貽華普電子有限公司

新推出RF60技術平臺

深圳市惠貽華普電子有限公司近日推出RF60技術平臺 ,該平臺集成了RF收發器的超低功耗MCU系統級芯片(SoC)(國際領先技術),為基于微處理器 (MCU) 的應用提供業界最高性能的單芯片射頻 (RF) 系列。使射頻設計變得簡單、小巧、功能豐富和節能,AES128位加密協議使產品獲得最新的安全保障.

在目前市場中,還大量存在使用聲表面、高頻管和編碼芯片設計的單發射系統。這些小型系統都面臨分立器件批次生產質量穩定性、線路面積無法適應更美觀小巧結構、功能單一且不能靈活、不能重復使用不同頻點應用。RF60正是針對這些缺陷解決,能適用27MHz～960MHz任意頻點,小型單片系統能降低成本、簡化生產。同時,帶有AES128位加密計算,能很好符合汽車安防行業需要。

士蘭微電子推出6-60V輸入

1A大功率LED驅動芯片SD42528

近日,杭州士蘭微電子公司推出了一款6~60V輸入,1A大功率LED驅動芯片SD42528。該芯片是降壓、恒流型LED驅動電路,采用了士蘭微電子專為綠色節能產品所開發的高性能BCD工藝技術,單芯片集成LDMOS功率開關管,內置PWM調光模塊和多重保護功能,具有很高的轉換效率,適合于LED路燈,LED日光燈,LED景觀照明等多種LED照明領域。

SD42528可應用于直流輸入和交流輸入等典型應用領域。直流輸入典型應用中,寬輸入電壓范圍寬達6V~60V,可以輸出最大1A電流。輸入電壓為48V時,可串接 12個 LED,系統元器件非常少,僅需要7個元器件,非常適合應用于36V或48V電源系統。

Exar同時推出單雙通道

1A降壓型穩壓器

Exar公司(納斯達克:EXAR)近日了兩款新產品- XRP6658 和XRP6668,分別是單通道和雙通道的降壓型轉換器,帶來每通道高達1安培的輸出電流。這兩款芯片的意味著Exar 在已倍受市場肯定的低壓降壓型穩壓器產品線上又添新軍。

XRP6658 and XRP666在極小的封裝內集成了一路和兩路高效率高性能的調節器,只需極少的元器件即可穩定工作由于靜態電流低至15μA和30μA,這兩款芯片無疑是同類產品中首屈一指的。”

萊迪思推出第三代混合信號器件PLATFORM MANAGER

萊迪思半導體公司近日宣布推出其第三代混合信號器件,Platform Manager系列。通過整合可編程模擬電路和邏輯,以支持許多常見的功能,如電源管理、數字內部處理和粘合邏輯,可編程Platform Manager能夠大大簡化電路板管理的設計。通過整合這些支持的功能,與傳統方法相比,Platform Manager器件不僅可以降低這些功能的成本,而且還可以提高系統的可靠性,并提供很高的設計靈活性,最大限度地減少了電路板返工的風險。

飛兆半導體FAN5365

動態電壓調節降壓穩壓器

今日,飛兆半導體公司 (Fairchild Semiconductor) 一款6MHz、800mA/1A的數字可編程降壓穩壓器產品FAN5365,具有出色的動態性能、高效率和小占位面積,成為系統工程師設計PMIC的理想互補產品。

FAN5365采用1.27mm X 1.29mm 的 9-bump WLCSP封裝,是目前最小的6MHz DVS降壓穩壓器,相比先前解決方案的體積減小多達40%,成為智能手機、超移動PC、平板電腦和無線寬帶熱點設備等單一鋰離子電池供電設備的理想內核處理器供電器件。

FAN5365是飛兆半導體全面廣泛的DVS降壓轉換器產品系列的成員,可讓工程師集成功能性、提升性能并減少設備尺寸及總體組件數目,從而推動設計創新。

新唐科技推出首顆Cortex-M0核心的NuVoice語音處理ICN572

新唐科技引領業界推出第一顆以ARM Cortex-M0為核心架構,專為語音處理的IC-NuVoice N572.N572 包括ARM Cortex-M0,64KB flash,8KB SRAM,以及語音輸出入所需之Pre-Amplifier,ADC,DAC,及功放.新唐高整合度NuVoice語音處理 IC- N572將可以降低成本并大幅簡化系統設計。

NuVoice語音處理 IC N572 強大的運算能力可同時執行多個程序:如NuOne,NuSound 等高壓縮比可用來儲存長時間語音資料;語音變音增加趣味;watermark 可用來傳遞指令或訊息;語音識別增進互動…等等,這些算法可以組合以豐富您的產品,增進產品吸引力和競爭力。

Sonics拓展中國大陸和中國臺灣業務,

并任命Mac Hale為亞洲運營副總裁

近日,智能型片上通信解決方案領先供應商美商芯網股份有限公司(Sonics, Inc.)宣布,公司計劃拓展在中國大陸和中國臺灣地區的業務,并任命James Mac Hale先生為亞洲運營副總裁。Sonics已經在臺北設立了分區辦事處,并在臺北和上海這兩個亞洲技術爆發能力最強的地區組建了本地團隊,包括新招聘的技術銷售支持員工以及銷售代表,以幫助公司拓展現有的業務,并支持這兩個地區不斷擴大的客戶群。

美光針對消費應用設備

推出V100微型投影引擎

美光科技 (Micron Technology Inc.) 宣布針對消費性視頻與手機應用市場,推出首款兼具精巧體積與高畫質效能的 V100 微型投影引擎 (V100 pico projector engine) 。V100采用美光創新的六邊型像素相乘技術 (HPX) , 可達到視頻輸入訊號使用的最佳效率,滿足微型顯示所需,為微型投影儀與新的使用模式開啟無限可能。

V100 微型投影儀引擎的FLCOS 微型顯示面板涵蓋了所有必須的圖像處理,免去了增加額外處理器的需求,因而提供了能耗與成本優勢。

LSI推出業界首款

6Gb/s SAS交換機SAS6160

近日,LSI 公司面向渠道客戶推出業界首款 6Gb/s SAS交換機。該款 LSI SAS6160 交換機可將多個服務器連接到一個或多個獨立的外部存儲系統,從而顯著擴展 SAS 在直連存儲 (DAS) 環境中的功能。6Gb/s SAS 交換機為客戶提供了高性能、低成本且簡便易用的存儲網絡選擇,支持云計算、數據中心以及托管主機應用環境中的機架式服務器和存儲設備。

LSI SAS 交換機可實現多個服務器的資源共享,并通過 SAS 分區對資源進行高效管理,從而不但能夠幫助客戶優化存儲資源利用率,減少存儲孤島的現象,而且還能顯著簡化存儲管理、備份以及升級。

LinearRF至數字微型

模塊接收器LTM9004和LTM9005

凌力爾特公司 (Linear Technology Corporation) 推出兩款突破性的 RF 至數字微型模塊 (uModule) 接收器 LTM9004 和 LTM9005,這些器件集成了 3G 和 4G 基站接收器 (WCDMA、TD-SCDMA、LTE ... 等等) 以及智能天線 WiMAX 基站的關鍵組件。這些集成的微型模塊接收器極大地減少了所占用的電路板空間,在一個便于使用的小型封裝中集成了 RF 混頻器 / 解調器、放大器、無源濾波以及 14 位、125Msps ADC。LTM9004 采用直接轉換架構,具有 I/Q 解調器、低通濾波器和兩個 ADC。而 LTM9005 采用 IF 采樣架構,具有下變頻混頻器、SAW 濾波器和一個 ADC。這種高集成度實現了較小的電路板尺寸或通道數較高的系統,緩解了與信號的分離和路徑選擇有關的問題,并顯著地縮短了設計和調試時間。這些接收器借助了多年的信號鏈路設計經驗,并采用了易用型 22mm x 15mm μModule 封裝。

Lantiq全球首款帶有

內置光控電路的GPON系統級芯片

近日,領先的寬帶接入和家庭網絡技術供應商領特公司(Lantiq)宣布:推出世界首款帶有內置光控電路的千兆位無源光網絡(GPON)系統級芯片(SoC),該芯片應用于光網絡單元(ONU)或光網絡終端(ONT)。在該系列新型FALC ON器件上集成的特性使GPON ONU/ONT制造商們能夠將光學元件的物料成本(BOM)降低達40%,同時還可降低系統功耗、提升光網絡的整體魯棒性以及縮小ONU/ONT網絡設備的尺寸。 基于Lantiq GPON SoC的ONU/ONT設備的功耗比歐盟社會責任守則(European Code of Conduct)2011年目標所要求的還低65%,同時也低于當前擬議的2013年效率要求。憑借一個僅僅為17×17mm的芯片封裝,該器件能夠實現非常小尺寸的產品解決方案。

安捷倫46款

新型PXI和AXIe產品

安捷倫科技公司近日46款新型PXI和AXIe產品,將測試與測量系列產品擴展到模塊化產品領域。新產品將安捷倫測量專業技術――包括先進的測量軟件和高性能的硬件――引入到模塊化產品中,同時提供之前在模擬、數字、微波、射頻和光波測試技術方面不具備的新功能。

安捷倫推出的46款PXI和AXIe產品包括數字轉換器、任意波形發生器、數字示波器、數字萬用表(DMM)和一系列開關。模塊包括IVI-C、IVI-COM和LabVIEW(G)軟件驅動程序,以及增強型輸入/輸出(I/O)程序庫。所有驅動程序均已針對需要高性能、高速度和高吞吐量的測試應用進行了優化。

揚智科技推出新升級版

M3701E機頂盒芯片組

2010 杭州ICTC展會上,揚智科技(ALi Corporation),攜“M3701E第二代高清有線數字電視機頂盒解決方案”,與iPanel共同參展。做為揚智本次展出的主打產品M3701E,是一款同時具備高清、性能先進、靈活等諸多優勢的機頂盒平臺。具有雙調諧器通道的M3701E支持有線數字電視多格式視頻標準,支持將標清向上轉換為高清視頻HDMI播出;Ethernet接口可以對接“三網融合”的技術要求;PVR功能及豐富的接口擴展能力,為下一代廣播電視網絡(NGB)預留了足夠的開發空間。

華虹NEC出席2010年中國通信集成

電路技術與應用研討會

為進一步推進通信專用集成電路技術的發展與進步,2010(第八屆)中國通信集成電路技術與應用研討會于近日在武漢隆重召開,上海華虹NEC電子有限公司(“華虹NEC”)應邀出席了此次活動。

作為世界領先的晶圓代工企業,華虹NEC專注的嵌入式非揮發性存儲以及射頻等特色工藝被廣泛應用于各類通信產品,公司市場副總裁高峰先生在會上發表了 “華虹NEC與中國通信集成電路產業共成長”的主題演講,他介紹說,近年來中國通信產業快速發展,新的市場契機不斷涌現,華虹NEC始終以市場需求為導向,緊跟熱點應用及技術趨勢,在通信產品代工領域取得不俗成績。目前公司正在大力研發國際先進的0.13微米SiGe BiCMOS技術,今后將繼續開發性價比更高的射頻工藝技術平臺,以期實現高端無線通信芯片的國產化。

此次會議促進了集成電路上下游企業在通信領域的溝通合作,華虹NEC將持續加強技術升級創新和業務開拓,以更先進的技術和更優質的服務,與客戶共同迎接通信產業的新一輪發展!

英飛凌向中國通信市場

推出新一代LDMOS晶體管

英飛凌最近宣布推出全新的PTFB系列LDMOS晶體管,可供設計寬頻無線網絡基站的高功率LDMOS晶體管系列產品,新型晶體管的單管輸出功率高達300W,完全支持由3G發展為4G無線網絡所需的高峰值對均值功率比(peak to average power ratio)以及高數據傳輸速率規格。PTFB系列系列產品所提供的高增益及高功率密度,主要應用在1.4-2.6GHz頻帶中。如此將可使用體積減少30%的器件,設計更小型且成本更低的功率放大器。高峰值功率非常有助于設計Doherty放大器,以及減少其它架構中的零件數量。

恩智浦推出EM773電能計量芯片

恩智浦半導體近日宣布正式推出EM773電能計量芯片,這是全球首款非計費式電能計量用32位ARM解決方案。近年來,電力企業和管理部門紛紛采用先進計量基礎設施(AMI)和智能儀表來推行更為精確合理的計價模式和資費標準,鼓勵用戶相應調整其能源消耗方式。恩智浦的EM773電能計量芯片突破了傳統的計費概念,使系統設計人員能夠方便地將電能計量功能整合到幾乎任何類型設備中,為終端用戶提供更方便直觀的用電信息。EM773芯片作為計量引擎,具有自動單相電能計量功能,其API指令可極大地簡化非計費式計量應用的設計工作。恩智浦EM773采用了ARM Cortex-M0處理器。

德州儀器推出業界最快的

單內核浮點DSP

近日,德州儀器 (TI) 宣布在現有數字信號處理器 (DSP) + ARM? 產品的成功基礎上推出 C6A816x IntegraTM DSP + ARM 系列處理器。C6A816x Integra DSP + ARM 處理器不但可提供高達 1.5 GHz 的業界最快單內核浮點與定點 DSP 性能,而且還集成性能高達 1.5 GHz 的業界最快單內核 ARM CortexTM-A8 內核。Integra DSP + ARM 的組合架構堪稱理想架構,因為 DSP 可專門用于處理密集型信號處理需求、復雜的數學函數以及影像處理算法,而 ARM 則可用于實現圖形用戶界面 (GUI)、網絡連接、系統控制以及多種操作系統下的應用處理。這些操作系統包括 Linux、Microsoft?Windows? Embedded Compact 7 以及 Android 等。

中興新型高端以太網交換機

選用賽普拉斯72-Mbit SRAM

SRAM市場的領導者賽普拉斯半導體公司近日宣布,全球領先的通訊設備和網絡解決方案供應商中興公司在其新型ZXCME 9500系列以太網交換機中選用了賽普拉斯的QDRTMII+ (四倍速TM) SRAM器件。賽普拉斯的65-nm 72-Mbit QDRII+ SRAM能在目前市場上最快的550MHz的時鐘頻率下工作,且擁有市場上最寬泛的產品選擇范圍,并能提供業界最多的參考設計。

除了以太網交換機之外,72Mbit器件還是因特網核心和邊緣路由器、3G基站、安全路由器的理想選擇,還能提升醫學成像和軍事信號處理系統的性能。這一系列的器件與90納米SRAM管腳兼容,因而網絡應用客戶能在不改變電路板設計的情況下提升性能并增加端口密度。

安凱AK98移動多媒體應用處理器

安凱微電子在日前召開的“IC China 2010”上了最新研發成果――AK98移動多媒體應用處理器,獲得了現場的廣泛關注。

AK98移動多媒體應用處理器基于ARM926EJ內核,集成度高、功耗低。采用了大容量的L2 Cache和支持32bit DDR2 SDRAM,整體性能顯著提升。此芯片還集成了Ethernet的MAC模塊,降低了硬件器件的BOM成本。在存儲方面,支持最新的eMMC Nandflash,可以提供系統的穩定性,延長產品的使用壽命。據安凱微電子總經理萬享博士介紹,AK98主要針對平板電腦、上網本(MID)、學習電腦、高端學習機、高清播放器、智能手機等市場領域,尤其滿足物聯網發展需要。

MIPS處理器內核助Sequans

開發下一代移動解決方案

美普思科技公司(MIPS Technologies, Inc.)日前宣布,4G芯片供應商Sequans Communications已選用MIPS32TM M14Kc可合成處理器內核開發下一代移動解決方案。M14K系列是首款采用microMIPS指令集架構(Instruction Set Architecture,ISA)的內核系列,可保持MIPS32架構98%的高性能,并至少縮小30%的代碼尺寸,以顯著降低芯片成本。

AMD首次在華展示APU芯片

明年推首款產品

AMD在買下顯卡公司ATI之后就一直在尋求CPU和顯卡處理芯片的融合,將CPU和GPU融合推出Fusion技術的APU芯片成為AMD的目標。AMD今日首次在華展示了APU芯片,并透露首款產品將在明年年初。

其中APU新品的代號將為針對超便攜筆記本市場的“Ontario”產品,和針對入門級主流筆記本的“Zacate”。這兩款APU芯片的CPU都將采用“Bobcat”架構。

融入GPU之后的APU產品最大的特點是高性能的圖形處理能力,而目前已知的關于APU的信息是APU均支持DX11的顯示技術。

祥碩科技自行研發之USB3.0 ASM1042 主控端芯片正式獲得微軟認證

祥碩科技(asmedia Technologies.)自行研發之USB3.0 主控端芯片ASM1042, 在獲得微軟(Microsoft)認證后,確保主控端驅動程序與微軟Win7, Vista(32bit/64bit) 與WinXP的兼容性后,即將正式量交。

USB3.0主控端芯片在外商的壟斷下,市場接受度一直未能普及。祥碩科技為國內USB3.0裝置端產品第一個獲USB-IF協會認證之廠商,并在裝置端芯片組占有龍頭地位,因此市場普遍看好其所推出之主控端芯片ASM1042在兼容性會比其它廠商有相對優勢。

Sonics攜手北京新岸線為其提供

片上網絡IP解決方案和性能分析工具

日前,美商芯網股份有限公司(Sonics, Inc.)宣布,中國發展最快的創新型系統及硅提供商之一――北京新岸線公司(Nufront)已選擇Sonics的片上網絡IP解決方案和性能分析工具,來開發其全新的先進筆記本和平板電腦產品系列。新岸線公司面向移動計算機的高集成、低功耗SoC解決方案系列位列市場同類產品前茅,在性能和性價比方面屬于行業最佳。新岸線將獲得授權使用Sonics著名的SonicsMX低功耗片上網絡以及高效的MemMax內存調度器。

Maxim推出用于HSPA和LTE的

LNA MAX2666/MAX2668

Maxim推出用于HSPA和LTE等高數據速率無線協議的低噪聲放大器(LNA) MAX2666/MAX2668。每款LNA具有三種可編程增益狀態,允許用戶動態調節線性度和靈敏度,優化不同輸入信號強度下的系統性能。當鄰道信號的干擾很高時(這在移動設備中十分常見),可以調節增益以保持最佳的阻塞性能。MAX2666/MAX2668能夠在各種輸入信號條件下保證優異的系統性能,非常適合用于智能手機和平板電腦等基于HSPA/LTE的無線系統。

面向新興市場的SoC與IP供給

新關系――SSIP 2010在滬召開

“SSIP 2010――IP重用技術國際研討會”于近日在上海浦東東錦江索菲特大酒店召開。本次研討會由上海硅知識產權交易中心(SSIPEX)以及上海市集成電路行業協會(SICA)主辦,會議以“面向新興市場的SoC與IP供給新關系”為主題,圍繞“面對新興市場下SoC設計對IP的需求”以及“IP設計驗證新技術”等議題展開研討。世界領先的IP核供應商,中國大陸以及臺灣的重要IP供應商悉數參加本次峰會。ARM、Evatronix、Mentor、Cadence、SMIC、C*Core、IEEE、復旦大學等世界著名IP提供商、芯片制造商、設計公司的技術專家、業內的學者、政府官員及業內人士近200人參會,多家IP供應商、設計與設計服務就IP的技術交流與商務合作達成了初步的意向。

此次會議為國內外的IP供應商和IC設計企業之間提供了一個信息共享和商務溝通的平臺,憑借此平臺,雙方共同暢談中國IP市場的現狀與需求,探討IP/SoC的最新成果及其交換交易的商務模式,推動技術創新與商務合作,從而協助營造國內外的以IP為核心內容的合作創新環境的建立,以加速提升產業創新發展的能力,其成果必將為全國IC設計業乃至創意產業、先進制造業、現代服務業的又好又快發展注入創新要素和新的活力。

2010第二屆集成電路設計企業

與市場分銷商研討會在蘇州召開

近日,由中國半導體行業協會主辦,蘇州市集成電路行業協會、深圳華強電子網承辦的“2010第二屆集成電路設計企業與市場分銷商研討會”在蘇州國際博覽中心南部會議區隆重召開。本次分銷商研討會借助2010“第八屆中國國際半導體博覽會暨高峰論壇”(簡稱IC CHINA 2010)這個廣闊的平臺,是繼“華強電子網,助力分銷商”2009年第一屆集成電路設計企業與分銷商對接交流會在蘇州成功舉辦后的又一次激情碰對。

在國民經濟持續平穩發展和半導體產業觸底回升的形式下,集成電路產業也呈現出整體發展良好的勢頭。近年來中國電子信息產業的快速成長,促成了中國本土集成電路(IC)設計企業的興起,同時IC的銷售模式也發生了變化,直銷、銷售以及與分銷商緊密合作,分銷商提供市場需求、定義產品,下產品訂單和提供技術服務等多種模式并存。分銷商在推廣國產電子元器件方面的作用是極為顯著的,與分銷商合作能節省產品開發成本,縮短產品入市時間,也能借助分銷商的渠道快速打開知名度,分銷商的價值展現出的實力將帶出電路設計企業、分銷商、整機系統廠家更多的三贏局面。越來越多的IC設計企業已經認識到了分銷商的價值,迫切地需要一個與分銷商溝通合作的平臺。集成電路設計企業與市場分銷商研討會正是這樣一個為IC設計企業與分銷商提供面對面交流、探討、合作機會的服務平臺,在2009年第一屆成功召開后,許多IC設計企業與市場分銷商已看到到了它的好處及行業引導作用。2010蘇州分銷商研討會由華強電子網營銷總監劉玉瑰主持,以設計企業與分銷商代表演講研討、合作洽談、企業形象及相關產品展示這三種形式進行,并采用圓桌式“一對一”的方式直接讓設計企業與分銷商、方案商直接、有針對性的進行合作交流。

目前,我國電子分銷行業尚未形成規范化的局面,在分銷渠道、賬期、貨款上存在著安全風險,且還要面臨來自國際分銷商的壓力,這使得電子分銷市場競爭愈來愈激烈,分銷商利潤越來越低。這些無疑對整個行業的發展是不利的,也是本土分銷商面臨的挑戰,分銷市場正處在整合變革的十字路口,分銷變革勢在必行。蘇州分銷商研討會的及時召開應對了集成電路分銷市場的變化需求,是電子產業迅速發展的重要產物。本次研討會上,與會的設計企業和優秀的分銷商、方案商將共同探討未來集成電路設計與市場的分銷狀況及發展趨勢,對未來分銷行業的發展變革、定位進行指導,促進產業健康、有序發展。

第五屆惠瑞捷年度

第6篇：專用集成電路設計方法范文

EDA技術主要是指面向專用集成電路設計的計算機技術, 與傳統的專用集成電路設計技術相比,其特點有：①設計全程，包括電路系統描述、硬件設計、仿真測試、綜合、調試、軟件設計，直至硬件系統都由計算機完成；②設計技術直接面向用戶，即專用集成電路的被動使用者同時也可能是專用集成電路的主動設計者；③專用集成電路的實現有了更多的途徑，即除傳統的ASIC器件外，還能通過FPGA、CPLD、ispPAC、FPSC等可編程器件來實現，本文主要就后者，簡要介紹EDA技術及其應用最新近的一些發展。

由于在電子系統設計領域中的明顯優勢，基于大規模可編程器件解決方案的EDA技術及其應用在近年中有了巨大的發展，將電子設計技術再次推向又一嶄新的歷史階段。這些新的發展大致包括這樣6個方面：①新器件；②新工具軟件；③嵌入式系統設計；④DSP系統設計；⑤計算機處理器設計；⑥與ASIC市場的競爭技術。以下將分別予以說明。

1.新器件

由于市場產品的需求和市場競爭的促進，成熟的EDA工具所能支持的，同時標志著最新EDA技術發展成果的新器件不斷涌現，其特點主要表現為：

（1）大規模。邏輯規模已達數百萬門，近10萬邏輯宏單元，可以將一個復雜的電路系統，包括諸如一個至多個嵌入式系統處理器、各類通信接口、控制模塊和DSP模塊等裝入一個芯片中，即能滿足所謂的SOPC設計。典型的器件有Altera的Stratix系列、Excalibue系列；Xilinx的Virtex-II Pro系列、Spartan-3系列（該系列達到了90nm工藝技術）。

（2）低功耗。盡管一般的FPGA和CPLD在功能和規模上都能很好地滿足絕大多數的系統設計要求，但對于有低功耗要求的便攜式產品來說，通常都難于滿足要求，但由Lattice公司最新推出的ispMACH4000z系列CPLD達到了前所未有的低功耗性能，靜態功耗20微安，以至于被稱為0功耗器件，而其它性能，如速度、規模、接口特性等仍然保持了很好的指標。

（3）模擬可編程。各種應用EDA工具軟件設計、isp方式編程下載的模擬可編程及模數混合可編程器件不斷出現。最具代表性的器件是Lattice的ispPAC系列器件，其中包括常規模擬可編程器件ispPAC10；精密高階低通濾波器設計專用器件ispPAC80；模數混合通用在系統可編程器件ispPAC20；在系統可編程電子系統電源管理器件ispPAC-POWER等等。

（4）含多種專用端口和附加功能模塊的FPGA。例如Lattice的ORT、ORSO系列器件，含sysHSI SERDES技術的FPGA具有通信速度高達3.7Gbps的SERDES背板收發器，其中內嵌8b/10b編解碼器，以及超過40萬門的FPGA可編程邏輯資源；Altera的Stratix、Cyclone、APEX等系列器件，除內嵌大量ESB（嵌入式系統塊）外，還含有嵌入的鎖相環模塊（用于時鐘發生和管理）、差分低壓串行口（用于網絡通信）、嵌入式微處理器核等。此外，Stratix系列器件還嵌有豐富的DSP模塊。

2.新工具軟件

為了適應更大規模FPGA的開發，包括片上系統和DSP的開發，除了第三方EDA公司不斷更新的通用EDA工具外，主要PLD供應商也相繼推出，并適時升級其EDA開發工具。

如Lattice公司從早期的Synario，升級到后來的ispEXPERT System、ispDesignEXPERT System、ispLEVER，直到現在的ispLEVER Advanced System通用EDA工具，可用于開發Lattice所有的FPGA、FPSC、CPLD和GDX器件。

Xilinx推出的最新設計環境是ISE 6.1i，其中增加了許多新的功能，如支持嵌入式系統的Linux開發，支持混合硬件描述語言綜合設計流程、強化排錯功能、ChipScope Pro實時調試器等等。此外還升級了用于軟核嵌入式系統調試的工具Embedded Developmen Kit和基于FPGA的DSP開發環境System Generator for DSP。

同樣，Altera也推出了適用于不同設計對象的EDA開發環境。其中QuartusII 3.0是一綜合設計環境，被稱為SOPC（可編程單片系統）升級環境，它承接了原來MaxplusII的全部設計功能和器件對象外還增加了許多新功能和新的FPGA器件系列，包括一些適用于SOPC開發的大規模器件。

相對于上述EDA工具，QuartusII含有許多更具特色和更強的實用功能，大致有以下幾點：

（1）QuartusII與MATLAB/Simulink和Altera的DSP Builder，以及第三方的綜合器和仿真器相結合，用于開發DSP硬件系統；

（2） QuartusII與SOPC Builder結合用于開發Nios嵌入式系統；

（3）QuartusII含實時調試工具、嵌入式邏輯分析儀SignalTapII。

隨著邏輯設計復雜性的不斷增加，在計算機上以軟件方式的仿真測試變得更加耗費時間，而不斷需要重復進行的硬件系統的測試同樣變得更為困難。為了解決這些問題，設計者可以將一種高效的硬件實時測試手段和傳統的系統測試方法相結合來完成。這就是嵌入式邏輯分析儀SignalTapII的使用。它可以隨設計文件一并下載于目標芯片中，用以捕捉目標芯片內部設計者感興趣的信號節點處的信號，而又不影響原硬件系統的正常工作。可以通過兩種方式來使用SignalTapII，一種是直接使用QuartusII3.0中的SignalTapII；另一種方式是通過MATLAB的Simulink和DSP Builder來使用SignalTapII。DSP Builder中包含有SignalTapII模塊，設計者可以使用此模塊設置用于信號探察的事件觸發器，配置存儲器，并能顯示波形。這可以使用Node模塊來選擇有待監測的信號。使用SignalTapII后，當觸發器運行后，通常要占用部分內部RAM，因為在實際監測中，將測得的樣本信號暫存于目標器件中的嵌入式RAM（如ESB）中，然后通過器件的JTAG端口和ByteBlasterII下載線將采得的信息傳出，送于PC機進行分析。PC機中送達的數據是以文本文件的方式存儲的，并可在Simulink圖上顯示波形；

（4）QuartusII含一種十分有效的邏輯設計優化技術，即設計模塊在FPGA中指定區域內的邏輯鎖定功能，LogicLock技術。

有FPGA開發經驗的人都會有這樣的體會，原來在硬件測試上十分成功的FPGA設計，結果在源代碼并沒有任何改變的情況下，僅僅是增加了一點與原程序毫不相干的電路描述，或甚至只改變了某個端口信號的引腳鎖定位置，結果在綜合適配后，原設計的硬件性能大為下降，如速度降低了，有時甚至無法正常工作。這時，如果比較改變設計前后的Floorplan圖，會發現芯片內部資源的使用情況發生了巨大的變化。這表明，即使對原設計作極小的改變（更不用說對適配約束條件的改變），都會使適配器對原設計的布線（routing）和布局（placing）策略作大幅改變和調整。同時，當設計規模比較大時，人為很難直接介入布線/布局的優化。對于由許多基本電路模塊構建成的頂層系統的FPGA開發，類似的問題將更加突出。例如，原來某一基本模塊的FPGA硬件測試十分成功，包括工作性能、速度以及資源利用率等，但當將這些基本模塊連接到一個頂層設計后，即使在同一FPGA中進行測試，也常發現各模塊以及總系統的性能有所下降，甚至無法工作的情況。事實上，如果能在設計基本模塊時，就固定其布線/布局的原方案，即使在頂層文件的總體適配時，也不改變原來基本模塊的布線/布局及其原來的優化方案，就能很好地解決上述棘手的問題。對此，QuartusII提供了這一優秀的設計技術，即邏輯鎖定技術。使用這一技術，可以將設計好的電路系統或某一底層模塊約束到FPGA中某個指定的區域上，并固定原來的布線/布局方案。這樣一來，對于一項較大設計中的某一底層模塊，不但在頂層的軟件描述上是一個子模塊，而且在FPGA芯片中總體適配中，此模塊在硬件上便類似于ASIC設計中的一個標準模塊，始終能保持自己原來的布線/布局方案，從而在任何大系統中都能保持原有的電路性能，就像一個被調用的獨立的元件一樣，不會由于頂層系統布線/布局的改變而改變基本模塊的布線/布局結構了。有了邏輯鎖定技術，面對大系統的設計，工程師們就可以將構成大系統的各模塊進行分別設計，分別優化它們的布線/布局，及適配約束，逐個地使它們分別獲得最佳的工作性能，逐個優化并鎖定它們的布線/布局方案，最后把它們連在一起形成性能優良的頂層系統。顯然，邏輯設計鎖定技術是SOPC單片系統優化設計及IP核成功拼裝應用的有力保證。

（5）QuartusII含有將FPGA設計向ASIC設計無縫轉移的高效的ASIC設計技術，即HardCopy技術，對此將在后面做更多的說明。

3.在FPGA中植入嵌入式系統處理器

目前最為常用的嵌入式系統大多采用了含有ARM的32位知識產權處理器核的器件。盡管由這些器件構成的嵌入式系統有很強的功能，但為了使系統更為完備、功能更為強大、對更多任務的完成具有更好的適應性，通常必須為此處理器配置許多接口器件，方能構成一個完整的應用系統，如除配置常規的SRAM、DRAM、Flash外，還必須配置網絡通信接口、串行通信接口、USB接口、VGA接口、PS/2接口等等。這樣勢必會增加整個系統的體積、功耗，降低了系統的可靠性。但是如果將ARM或其它知識產權核以硬核方式植入FPGA中，利用FPGA中的可編程邏輯資源和IP軟核來構成該嵌入式系統處理器的接口功能模塊，就能很好地解決這些問題。對此，Altera和Xilinx公司都相繼推出了這方面的器件。例如，Altera的Excalibur系列FPGA中就植入了ARM922T嵌入式系統處理器；Xilinx的Virtex-II Pro系列中則植入了IBM PowerPC405處理器。這樣就能使得FPGA靈活的硬件設計和硬件實現更與處理器的強大的軟件功能有機地相結合，高效地實現SOC系統。

但是，這種將IP硬核植入FPGA的解決方案存在5種不夠完美之處：（1）由于此類硬核多來自第三方公司，FPGA廠商通常無法直接控制其知識產權費用，從而導致FPGA器件價格相對較高；（2）由于硬核是預先植入的，設計者無法根據實際需要改變處理器的結構，如總線規模、接口方式，乃至指令形式，更不可能將FPGA邏輯資源構成的硬件模塊以指令的形式形成內置嵌入式系統的硬件加速模塊（如DSP模塊），以適應更多的電路功能要求；（3）無法根據實際設計需求在同一FPGA中使用指定數量的處理器核；（4）無法裁減處理器硬件資源以降低FPGA成本；（5）只能在特定的FPGA中使用硬核嵌入式系統，如只能使用Excalibur系列FPGA中的ARM核，Virtex-II Pro系列中的PowerPC核。

但是如果利用軟核嵌入式系統處理器就能有效地解決上述不利因素。它們分別是Altera的Nios核與Xilinx的MicroBlaze。特別是前者，使上述5方面的問題得到全面的解決。

Altera的Nios核是用戶可隨意配置和構建的32位/16位總線（用戶可選的）指令集和數據通道的嵌入式系統微處理器IP核，采用Avalon總線結構通信接口,帶有增強的內存、調試和軟件功能（C或匯編程序程序優化開發功能）；含由First Silicon Solutions（FS2）開發的基于JTAG的片內設備（OCI）內核（這為開發者提供了強大的軟硬件調試實時代碼，OCI調試功能可根據FPGA JTAG端口上接受的指令，直接監視和控制片內處理器的工作情況）。此外，基于QuartusII平臺的用戶可編輯的Nios核含有許多可配置的接口模塊核，包括：可配置高速緩存（包括由片內ESB或外部SRAM或SDRAM，100M以上單周期訪問速度）模塊，可配置RS232通信口、SDRAM控制器、標準以太網協議接口、DMA、定時器、協處理器等等。在植入（配置進）FPGA前，用戶可根據設計要求，利用QuartusII和SOPC Builder，對Nios及其系統進行構建，使該嵌入式系統在硬件結構、功能特點、資源占用等方面全面滿足用戶系統設計的要求。Nios核在同一FPGA中被植入的數量沒有限制，只要FPGA的資源允許，此外Nios可植入的Altera FPGA的系列幾乎沒有限制，在這方面，Nios顯然優于Xilinx的MicroBlaze。另外，在開發工具的完備性方面、對常用的嵌入式操作系統支持方面，Nios都優于MicroBlaze。就成本而言，由于Nios是由Altera直接推出而非第三方產品，故用戶通常無需支付知識產權費用，Nios的使用費僅僅是其占用的FPGA的邏輯資源費。因此，選用的FPGA越便宜，則Nios的使用費就越便宜。

4.基于FPGA的DSP系統設計

在過去很長一段時間，DSP處理器（如TI的TMS320系列）是DSP應用系統核心器件的唯一選擇。盡管DSP處理器具有通過軟件設計能適用于不同功能實現的靈活性，但面對當今迅速變化的DSP應用市場，特別是面對現代通信技術的發展，早已顯得力不從心了。例如其硬件結構的不可變性導致了其總線的不可改變性，而固定的數據總線寬度，已成為DSP處理器一個難以突破的瓶頸。DSP處理器的這種固定的硬件結構特別不適合于當前許多要求能進行結構特性隨時變更的應用場合，即所謂面向用戶型的DSP系統，或者說是用戶可定制型（如利用Nios加FPGA資源構成的DSP硬核加速模塊的DSP系統），或可重配置型的DSP應用系統（Customized DSP或Reconfigurable DSP 等，即利用FPGA的可重配置特性的DSP系統），如軟件無線電、醫用設備、導航、工業控制等方面。至于在滿足速度要求方面，由于采用了順序執行的CPU架構，DSP處理器則更加不堪重負。

面向DSP的各類專用ASIC芯片雖然可以解決并行性和速度的問題，但是高昂的開發設計費用、耗時的設計周期及不靈活的純硬件結構，使得DSP的ASIC解決方案日益失去其實用性。

現代大容量、高速度的FPGA的出現，克服了上述方案的諸多不足。在這些FPGA中，一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、易于測試及硬件升級。

在利用FPGA進行DSP系統的開發應用上，已有了全新的設計工具和設計流程。DSP Builder就是Altera公司推出的一個面向DSP開發的系統級工具。它是作為Matlab的一個Simulink工具箱（ToolBox）出現的。Matlab是功能強大的數學分析工具，廣泛用于科學計算和工程計算，可以進行復雜的數字信號處理系統的建模、參數估計、性能分析。Simulink是Matlab的一個組成部分，用于圖形化建模仿真。DSP Builder作為Simulink中的一個工具箱，使得用FPGA設計DSP系統完全可以通過Simulink的圖形化界面進行，只要簡單地進行DSP Builder工具箱中的模塊調用即可。值得注意的是，DSP Builder中的DSP基本模塊是以算法級的描述出現的，易于用戶從系統或者算法級進行理解，甚至不需要十分了解FPGA本身和硬件描述語言。

相比之下，常用的數字信號處理（DSP）的解決方案的問題有：（1）工作速度慢，如TMS320C5402/10/16的處理速度僅0.1GMACs，與其相關的“DSP實驗開發系統”上的A/D、D/A的工作速度僅有40k Hz，屬于語音頻率范圍。對于信號的采樣和輸出頻率范圍都比較低，能完成的實驗項目非常少，大多數通信領域中的實驗無法完成（如DDS、FSK等）。而FPGA系統的DSP處理速度可達70GMACs，相關的A/D、D/A的工作速度達數十至數百MHz，可達射頻范圍；（2）在數字通信領域，如軟件無線電領域中將無能為力；（3）由于系統完全基于特定的DSP處理器，對于協議更新、通信格式改變、硬件工作模式切換等要求，硬件系統無法進行實時或非實時的重構，而FPGA具有重配置功能，因而十分容易實現；（4）盡管使用了JTAG調試手段，但本質上仍然沿用了傳統的CPU調試方法，對于許多不同的DSP器件，將對應不同硬件結構、匯編語言和開發工具，因此開發設計技術難以標準化和規范化，開發效率極低；（5）難以納入先進的SOC開發技術及相關的自頂向下的系統級設計及優化；（6）開發者只能被動地跟隨和使用市場上已有的DSP器件，無法根據既定的設計系統的技術指標要求、結構特點、未來的硬件升級可能性、性價比估算等等必要因素設計自己的DSP硬件系統。然而基于FPGA和SOPC技術的現代DSP技術完全突破了傳統DSP系統和設計技術的瓶頸，克服了傳統方案的諸多劣勢，在高頻高速的DSP設計和應用領域拓展了自己全新的空間。現代DSP解決方案完全基于EDA特有的自頂向下的設計流程和高速的并行算法結構。設計方法可以從與硬件完全無關的系統級開始，首先利用Matlab強大的系統設計、分析能力和DSP Builder提供的模塊（或IP核）完成頂層系統設計及系統仿真測試，然后通過DSP Builder中的Signal Compiler將Simulink模型文件自動轉換成VHDL的RTL表述和工具命令語言（Tcl）腳本，再進行RTL級的功能仿真，并通過SOPC設計工具QuartusII進行綜合、適配與時序仿真；最后形成對指定FPGA進行編程配置的POF和SOF文件，實現硬件DSP系統的仿真測試，其間可以將設定好的嵌入式邏輯分析儀SignalTapII和DSP硬件系統文件一同適配并下載到FPGA芯片中去，然后可在MATAB的Simulink窗口觀測到通過JTAG口，來自SignalTapII測得的芯片中DSP硬件模塊的實時工作波形，從而實現硬件仿真和調試的目的。最后，如有必要，可以將DSP硬件模塊通過SOPC接口編輯成Nios嵌入式系統處理器的用戶指令。顯然，這一先進的設計技術終于使DSP技術在頻率高端的數字信號處理走上了規范化、標準化、高效率和知識產權化的道路。

5.計算機處理器設計

EDA技術與FPGA在通信領域中的成功已是眾所周知的事實了，而對于一般的處理器的實現也已司空見慣。如利用硬件描述語言設計嵌入式系統處理器、各類CPU或單片機等，并以軟核的形式在FPGA中實現。但利用FPGA實現高性能的處理器，乃至超級計算機處理器的功能，不能不說是一項嶄新的嘗試。目前，盡管基于EDA技術的計算機處理器的FPGA實現尚未進入全面的商業化開發階段，但其研究和應用的成果卻不得不令人深感FPGA在這一領域中的巨大潛力和廣闊的市場。

例如，美國Wincom Systems公司正在推出一款服務器中的處理器竟然是用Xilinx公司的FPGA設計成的。這款專為網站運行而設計的服務器尺寸僅有DVD播放機大小，工作能力卻相當于甚至超過50臺戴爾、IBM或SUN公司售價5000美元的服務器，其成本僅為2.5萬美元。我們知道，傳統的個人電腦及服務器通常都采用英特爾的奔騰處理器或SUN計算機系統公司的SPARC芯片作為中央處理單元，而Wincom Systems的這一產品卻沒有采用傳統的微處理器，選用現場可編程門陣列（FPGA）芯片來驅動。盡管FPGA芯片的主頻速度比奔騰處理器慢，但卻可并行處理多項任務，即一個時鐘節拍中并行完成多項工作，而微處理器一次僅能處理一項任務，即微處理器在每一時間節拍（如某一指令周期）中只能執行一條指令，完成一次操作。因此，Wincom Systems公司的服務器只需配置幾個價格僅為2000多美元的FPGA芯片，便可擊敗SUN公司的服務器或采用英特爾處理器的電腦，達到該公司副總裁Douglas Henderson所說的，其服務器處理的速度比普通服務器快50到300倍。

此外，美國的TimeLogic公司也間接受益于FPGA芯片。戴爾和SUN公司生產的某些標準服務器也采用了Altera公司的FPGA芯片。TimeLogic公司對這些標準服務器加以改進后，生產了一種用于基因研究的高速處理設備。該公司總監Christopher Hoover說，他們的設備比原來的產品至少快1000倍！Annapolis Micro Systems公司也在其計算機電路板中集成了Xilinx的FPGA芯片，以提高產品性能。盡管這種產品的平均售價高達2.5萬美元，但是其銷售量卻比以前翻了一番。而美國的BlueArc公司采用了FPGA開發出一種存儲器產品，其存取速度比Network Appliance和EMC公司的競爭產品更快。MidStream Technologies公司則采用FPGA芯片為有線電視運營商開發視頻流服務器。這款服務器采用了2片FPGA芯片，可同時提供425路視頻流信號，比基于通用微處理器的服務器速度快得多。

特別是當利用那些嵌有功能強大的微處理器的FPGA（如Virtex-II Pro）構建服務器中的處理器時，該系統具備了巨大的硬件設計靈活性。例如一臺網絡服務器的FPGA中的可編程邏輯部分可以根據不同的標準進行訂制，而不必為每個國家開發一種新的芯片。

不言而喻，在強大的EDA工具的幫助下，基于FPGA的處理器在一定程度上正在蠶食微處理器的市場。50多年前，匈牙利數學家Neumann提出了電腦的設計構想，即通過中央處理器從存儲器中存取數據，并逐一處理各項任務。現在，通過采用可編程芯片取代微處理器，電腦可并行處理多項任務，改變了基于Neumann提出的電腦架構基本工作方式，從而為計算機設計領域突破已趨于速度極限的傳統微處理器開辟了一條全新的道路。同時也正如Xilinx的首席執行官Willem Roelandts所說，“可編程芯片將掀起下一輪應用”。

以基于EDA開發技術的FPGA實現的處理器在超級計算機的設計中也將有其一席之地。傳統的超級計算機應該是科技世界中的極品，其售價奇高、速度飛快，它集成了數以千計的微處理器。但這種超級計算機也浪費了非常多的芯片資源，每個處理器只能進行單任務操作，大部分功能難以充分發揮。如果采用FPGA來武裝超級電腦，在發揮FPGA原有的并行工作的基礎上，利用FPGA的可重配置特性，即針對不同的處理任務和算法模型，現場配置進FPGA相應處理器結構文件，從而使得同一硬件電路結構在不同的時間段，形成不同的等效硬件結構以高效地對付不同的處理任務。例如，此超級計算機某一段瞬間可以用于預報全球天氣狀況，下一時間則能用于根據某一公司的主要利率對沖情況來評估債券市場的風險，然后又可進入基因組合核對的分析，等等。

因此，不難理解，如Roelandts所說的，“我們認為下一代超級電腦將基于可編程邏輯器件”，他聲稱，這種機器的功能將比目前最大的超級電腦還要強大許多。EDA專家William Carter認為，只要EDA開發工具的功能允許，將有無數的證據證明FPGA具有這種神奇的能力，進而實現基于FPGA的超級電腦的開發。

美國的Star Bridge Systems公司聲稱已解決了這一問題。該系統公司采用了FPGA芯片和該公司自己的Viva編程語言開發出了“運行速度無與倫比”的“hypercomputer”。對該超級電腦進行測試的美國國家航空航天局（NASA）科學家表示，這一產品的性能令人過目難忘，但目前尚未達到實用階段。其它公司或機構的研究人員，如美國加州大學伯克利分校和楊百翰大學（Brigham Young University）的研究員也正在設計基于FPGA的超級計算機，這些計算機可在運行中實現動態（現場）重配置，這對定位危險目標等軍事應用和面容識別一類的計算密集型安全應用等需求不同硬件加速算法的多任務功能的實現十分有用。

6.與ASIC市場的競爭技術

盡管EDA技術開發對象是ASIC和FPGA，但它們在應用領域中的優勢和劣勢的對比歷來十分鮮明。然而在近年來，隨著EDA開發工具功能的不斷加強，FPGA器件性能的提高，這種對比在許多方面正在趨于模糊。

一方面，相對于ASIC應用市場，具有競爭力的FPGA器件的出現，使FPGA原來在單片成本、邏輯規模和工作速度等方面相對于ASIC的劣勢越來越小，而其巨大的靈活性、現場可配置性（相當于現場硬件升級或硬件重構）、良好的設計效率和成功率，使得FPGA成為ASIC市場競爭者的地位不斷強化。Altera推出的Cyclone系列FPGA和Xilinx推出的Spartan-3系列FPGA都稱為此類大規模可編程器件的代表。當然這只是一種間接的競爭與替代。

另一方面，通過強化EDA工具的設計能力，在保持FPGA開發優勢的前提下，引入ASIC的開發流程，從而對ASIC市場形成直接競爭。這就是Altera推出的HardCopy技術。

HardCopy就是利用原有的FPGA開發工具，將成功實現于FPGA器件上的系統通過特定的技術直接向ASIC轉化，從而克服傳統ASIC設計中普遍存在的問題。

與HardCopy技術相比，對于系統級的大規模ASIC開發，有不少難于克服的問題，其中包括開發周期長、產品上市慢、一次性成功率低、有最少的投片量要求、設計軟件工具繁多且昂貴、開發流程復雜等。例如，此類ASIC開發，首先要求可觀的技術人員隊伍、高達數十萬美元的開發軟件費用，和高昂的掩模費用，且整個設計周期可能長達一年。ASIC設計的高成本和一次性低成功率很大部分是由于需要設計和掩模的層數太多（多達十幾層）。然而如果利用HardCopy技術設計ASIC，開發軟件費用僅2000美元（QuartusII），SOC級規模的設計周期不超過20周，轉化的ASIC與用戶設計習慣的掩模層只有兩層，且一次性投片的成功率近乎100%，即所謂的FPGA向ASIC的無縫轉化。而且用ASIC實現后的系統性能將比以前在HardCopy FPGA上驗證的模型提高近50%，而功耗則降低40%。一次性成功率的大幅度提高即意味著設計成本的大幅降低和產品上市速度的大幅提高。

第7篇：專用集成電路設計方法范文

人本管理是一種現代管理思想，強調管理必須以人為核心，以做好人的工作、充分調動人的積極性為根本，從而提高管理效率，實現預期目標[1]。人本管理的內涵包括：人本管理在思想上強調人性需要的滿足，以達成人性需要的滿足為管理目的，尊重每一個人；人本管理注重管理者自身修養的提高，要求管理者以人為本，以禮待人，通過以身作則來影響被管理者，建設高素質員工隊伍；人本管理在管理過程中強調關心、理解和尊重他人，在尊重個人的基礎上，凝聚人心人力；人本管理的方法注重通過教育和引導來達到管理的目的，調動人的主動性、積極性、創造性，挖掘人的潛能。人本管理是促進人全面發展的需要，是現代組織機構管理的必然要求，是促進組織機構發展的內在動力。

2自然科學研究機構管理的特點

要將人本管理理念真正落實到自然科學研究機構（簡稱“科研機構”）的管理中，首先要對科研機構管理定的“人”進行準確定位，把握其特點。

2.1自然科學研究人員的特點。自然科學研究人員（簡稱“科研人員”）普遍具有較高的學歷層次，有較高的專業知識和科研能力，他們所從事科研工作屬于創造性勞動，更多地追求自主性，要求寬松自由的工作環境，在工作場所、工作時間安排上不愿受過多的束縛；他們更多地追求自我價值的實現，追求更廣的個人發展空間，并希望得到組織的認可和尊重；他們追求自身發展，對知識的更新和綜合素質的提升有迫切需求，對進一步深造學習、進修培訓表現出強烈的愿望；他們關注自身所處的工作環境，當發現環境不適合自己的發展，很可能會另謀出路，有較強的流動意愿；他們的工作過程具有復雜性和不可控特點，過程監控、過程考核難度較大。

2.2科研機構管理者的特點。科研機構管理者一般都是本專業的學術專家，在成為領導前也都是科研人員的一份子，對科研人員在專業素養、心理需求、價值觀念及工作方式等方面的特殊性感同身受，但由于缺乏管理學專業背景，在管理過程中往往不能充分發揮管理的激勵作用，不能與時俱進地進行管理模式的改革，導致科研人員在物質需求和精神需求上與科研機構相對保守的管理模式之間產生矛盾。

2.3科研機構基層管理人員的特點。科研機構基層管理人員（包括科研輔助人員）普遍沒有系統的管理專業背景，沒有接收過相關的崗前培訓，在理論研究和經驗總結上也鮮有深入探索，管理水平一般，創新意識不足；他們普遍得不到應有的理解和重視，工作任務繁雜，也得不到系統的培訓，獎勵競爭機制不健全，導致人員流動頻繁，隊伍不穩定，一定程度上影響了科研機構的總體發展。

3人本管理理念在自然科學研究機構管理中的應用建議

人本管理是高校管理的核心，自然科學研究機構作為高校的重要組成部分，實施人本管理是必要途徑。科研機構領導需要根據本部門的實際情況，靈活運用人本理念，把尊重和關愛科研人員的人本管理落在實處，推動科研機構管理以人為中心的科學化。3.1切實加強制度建設。人本管理是尊重和關愛人，不是無約束的遷就，其根本落腳點是有序的規章，科研機構要把以人為本作為機構管理的核心內容，廣泛聽取建議和意見，建立和健全規章制度。在崗位責任制、人員流動機制、科研競爭機制等方面嚴格執行公平、公正、公開性原則。在制度保證的基礎上，高效利用信息化手段開展管理工作，拓寬精細化管理覆蓋面，將人本管理納入互聯網+時代。

3.2提高領導管理藝術。要發揮制度的最佳效用，決策者需要具備較高的理論水平和管理水平。科研機構管理者需加強管理理論知識的學習，提升自身溝通、執行和決策等能力，注重人本管理理念的熏陶，加強溝通藝術。在此過程中，促進關系型心理契約的確立、樹立人員的主人翁意識是領導藝術的重要環節。良好的領導溝通能增強科研機構群體凝聚力、能協調成員的思想和行動、是協調科研機構內部關系的重要環節、是激勵成員的一種重要手段。

3.3重視不同人員的培養。科研人員普遍具有高學歷，但高學歷并不代表高能力，且現代信息社會知識更新日新月異，能力要求扎實全面；科研管理的信息化、高效化也呼喚著基層管理人員綜合能力的提升。科研機構在用人的同時也要養人，需有計劃地組織業務培訓，多層次開展學術交流活動，重視不同崗位人員的深造，全面提升各類人員的專業水平、知識結構和綜合素養，組建一支素質高、能力強、懂技術、善管理、樂于奉獻、勇于創新、穩定的團隊。科研機構的發展需要學術造詣深、治學嚴謹、富有創新精神和科學管理能力的高級人才作為學術帶頭人，有計劃的培養和選拔學術帶頭人在科研機構管理中尤為重要。

3.4完善職業發展規劃管理。科研機構在整體發展規劃的同時要充分了解成員的個人需求和發展意愿，為其成員提供充分施展才能的舞臺，協助成員將個人的職業發展計劃與組織發展規劃緊密結合起來，達到組織人力資本需求與個人需求之間的平衡[3]，使之擰成一股勁向一個方向發力。以專業化、職業化標準推動基層管理隊伍建設，提升基層管理人員的專業水平和綜合能力，鼓勵其加入科研團隊中為科研工作的高效高質開展提供基礎保障。

3.5實施有效的考評激勵手段。科研工作不是短期內出成果的，因此擯棄原有的年度成果考評方式，以期間考評與年度考評相結合的模式更為合理。對于基層管理人員的考評也需要針對性地建立量化的指標體系，擴大評價的參與面，提高互評的頻率，及時改進不足。此外適時采取負激勵措施，實行崗位責任制與崗位流動并存，對嚴重影響組織整體發展的行為推行淘汰機制，給人以一定的危機感，促進成員自我提升。